Изобретение относитс к импульсно технике, а именно к многозначным эле ментам на МОП-транзисторах, и может быть использовано дл построени циф ровых логических устройств. Известны двухвходовые многозначны логические элементы, реализующие функцию MIN (Х, 7) содержащие диоды , пороговые элементы на полевых транзисторах и выходной каскад. Недостаток этих логических элементов заключаетс в их сложности. Наиболее близким по технической сущности к изобретению вл етс двух |ВХОдовый трехзначный элемент И, реализующий функцию минимум, содержащий .две группы комплементарных пар МОП-транзисторов, затворы i-ой комплементарной пары МОП-транзисторов каждой группы подключены к i-му входу элемента, подложки и истоки МОПтранзисторов с каналом р-типа первой . группы подключены к положительной шине питани , а их стоки объединены, подложки и истоки МОП-транзисторов с каналом р-типа второй группы подключены к шервому вьшоду первого резистора , а их стоки объединены, МОПтранзисторы с каналом п-типа каждой группы включены последовательно, сво бодный исток и подложки МОП-транзисторов с каналом п-типа первой группы подключены к отрицательной шине пита ни , свободный исток и подложки МОПтранзисторов с каналом п-типа первой группы подключены к отрицательной ши не питани , свободньй исток и подлож ки МОП-транзисторов с каналом п-типа второй группы подключены к первому выводу второго резистора, второй вывод которого подключен к отрицательной шине питани , второй вывод, перво го резистора подключен к положительной шине питани . Недостатком известного элемента . вл ютс узкие функциональные возможности , то есть малое количество входов и мала значность элемента. Цель изобретени - расширение функциональных возможностей элемента . Дл достижени цели в многовходовый многозначный логический элемент, содержащий две группы комплементарных пар МОП-транзисторов,затворыi-ой комплементарной пары МОП-транзисторов каждой группы подключены к i-му входу элемента, подложки и истоки МОП-транзисторов с каналом р-типа первой группы подключены к положительной гаине питани , а их стоки объединены, подложки и истоки МОПтранзисторов с каналом р-типа второй группы подключены к первому выводу первого резистора, а их стоки объединены , МОП-транзисторы с каналом п-типа каждой группы включены последовательно , свободный исток и подложки МОП-транзисторов с каналом п-типа первой группы подключены к отрицательной шине питани , свободный исток и подложки МОП-транзисторов с каналом п-типа второй группы подключены к первому выводу второго резистора, введен третий резистор, первый и второй выводы которого подключены соответственно к первому выводу первого резистора и к стокам МОП-транзисторов с каналом р-типа первой группы, стоки МОП-транзисторов с каналом р-типа второй группы подключены к свободному стоку МОП-транзистора с каналом п-типа второй группы и выходу элемента, второй вывод первого резистора подключен к первому вьшоду второго резистора , а свободный сток МОП-транзистора с каналом п-типа первой группы подключен к эторому выводу второго резистора. На чертеже представлена принципиальна схема многовходового многозначного логического элемента минимум. Мнрговходовый многозначный логический элемент содержит две группы комплементарных пар МОП-транзисторов 1.1,.,., 1-п,2-1,...,2-п,3-1,...,3-п,4-1,..., 4-п„ Затворы i-ой комплементарной пары МОП-транзисторов 1-i, 2-i, 3-i, 4-i каждой группы подключены к i-му входу 5-i элемента, подложки и истоки МОП-транзисторов 1-1,...,1-п с каналом р-типа первой группы подключены к положительной шине питани 6, а их стоки объединены, подложки и истоки МОП-транзисторов 3-1,,..,3-п с каналом р-типа второй группы подключены к первому вьшоду первого резистора 7, а их йтоки объединены. МОП-транзисторы 2-1,,..,2-п,А-1,..., А-п с каналом п-типа каждой группы включены последовательно, свободный исток и подложки МОП-транзисторов 2-1,...,2-п с каналом п-типа первой группы подключены к отрицательной шине питани 8, свободный исток и подложки МОП-транзисторов 4-1,,.,, 311 4-n e каналом n-типа второй группы подключены к первому выводу второго резистора 9. Первый и второй выводы третьего резистора 10 подключены соответственно к первому выводу первого резистора 7 и к стокам МОП-транзисторов 1-1,...,1-п с каналом р-типа пер вой группы, стоки МОП-транзисторов 3-1,,..,3-п с каналом.р-типа второй группы подключены.к свободному стоку МОП-транзистора 4-п с каналом п-типа второй группы и выходу 11 элемента, вторгой вывод первого резистора 7 под ключен к первому выводу второго резистора 9, а свободный сток МОП-тран зистора 2-п с каналом п-типа первой группы подключен к второму выводу второго резистора 9. Многовходовый многозначный логический элемент минимумj работает сле дующим образом. На входы 5-1,...,5-п элемента поступают сигналы в виде на пр жени посто нного тока в диапазон от нул вольт до напр жени истЪчника питани Ej,, что в логическом смыс ле, соответствует алфавиту Е 10,Ь2,ЗЬ Пусть величины входных сигналов п-входового четырехзначного логического элемента удовлетвор ют следующим услови м: 1) , что соответству логическому нулю, 2)Unop Ugxj Е„, где J, it 1,2,...,п,,, а и пор напр жение порога МОП-транзисторов. Примем дл определенности i 2, т.е сигнал, соответствующий первому из указанных условий, приложен к второму входу 5-2 элемента. В этом случае МОП-транзисторы -9-2 и 4-2 с кана лом п-типа закрыты, поскольку напр жение на их затворах не превьшает , и„др , а МОП-транзисторы 1-2 и с каналом р-типа открыты, так как напр жение на их затворах по отношению к потенциалу истоков меньше на величину, превьшающую (уеловне I). В результате на выходе 11 элемента напр жение равно Е, что соответствует логическому сигналу 3, Вышеописанна ситуаци сохран етс также и в тех случа х, когда первому условию удовлетвор ют величины сигналов на любом числе входов включа п. Это св зано с тем, что замкнутому ключу соответствуют МОПтранзисторы 1-1,...,Д-п с такими состо ни ми при которых провод т любое число от 1 до п параллельно в1слюченные МОП-транзисторы 1-1,...,1-п, 3-1,...,3-п или все п последовательно включенные МОП-транзисторы 2-1, о..,2-п,4-1,...,4-п и наоборот, разомкнутому ключу соответствуют либо все п параллельно включенных,либо один из п последовательно включенных МОП-транзисторов 1-1,...,4-п, наход щихс в непровод щем состо нии. В силу вьпцесказанного входовой четырехзначный логический элемент при нескольких различных комбинаци х входных сигналов может быть представлен одной и той же эквивалентной схемой, где соответствие исчерпьшаетс четырьм эквивалентными схемами дл 4 комбинаций входных сигналов. Если в наборе входных сигналов нет сигнала меньше 1 и хот бы один сигнал из набора равен 1, т.е. если Unop Uexk l/ ЕП + и„вр ; . 1/3En+UnopiUB.En,i,j €tlj2,3,...,n), i j, то МОП-транзисторы 1-1 и 3-1 вследствие того, что напр жение на их затворах по отношению к потенциалам их истоков меньше на величину, большую и 1,9 , открыты. Открыты также МОПтранзисторы 2-1,2т2,..,,2-п поскольку напр жение на их затворах . вьшге Unop , а МОП-транзистор 4-1 закрыт , ибо напр жение на его затворе не превьш1ает потенциала истоков, определ емого падением напр жени на резисторе 9 делител , образованного резисторами 7, 9, 10, номиналы которых равны, на величину Unop В результате падение напр жени на резисторах 9, 7 делител , равное 2/ЗЕп (что соответствует логическому значению 2), приложено к выходу 11 логического элемента. Допустим теперь что в наборе входных сигналов нет сигнала меньше 2 и хот бы один из сигналов равен 2, т.е. на величины входных сигналов накладываютс следующие ограничени : 1/ЗЕ„+ и„,р ивх; 2/ЗЕ„+ и„р ; Ug., 2/ЗЕ„+и„,, ,i,J6.J1,2,...,ni,, МОП-транзисторы 1-п (щ) ), 2-1,2-2,...,2-п открыты, МОП-транзисгThe invention relates to a pulse technique, namely to multi-valued elements on MOS transistors, and can be used to construct digital logic devices. Known two-input multivalued logic elements that implement the function MIN (X, 7) containing diodes, threshold elements on field-effect transistors and an output stage. The disadvantage of these logical elements lies in their complexity. The closest in technical essence to the invention is a two | input three-digit element And implementing a minimum function, containing two groups of complementary pairs of MOS transistors, gates of the i-th complementary pair of MOS transistors of each group are connected to the i-th input of the element, substrate and the origins of MOPtransistors with the p-type channel first. the groups are connected to the positive power line, and their drains are combined, the substrates and the sources of the p-type MOP transistors of the second group are connected to the first type of the first resistor, and their drains are combined, the M-transistors with the n-type channel of each group are connected in series, free the source and the substrate MOSFET transistors with the n-type channel of the first group are connected to the negative power bus, the free source and the MOSFET transistors with the n-type channel of the first group are connected to the negative side of the power supply, the free source and the substrate OP-channel transistors with p-type second group are connected to the first terminal of the second resistor, a second terminal of which is connected to the negative supply rail, a second terminal, the first resistor connected to the second positive power bus. The disadvantage of the known element. are narrow functionality, i.e. a small number of inputs and a small element value. The purpose of the invention is to expand the functionality of the element. To achieve the goal, a multi-input multi-valued logic element containing two groups of complementary pairs of MOS transistors, gates of a complementary pair of MOS transistors of each group are connected to the i-th input of the element, the substrate and the sources of M-type transistors with the p-type channel of the first group are connected to the positive power supply, and their drains are combined, the substrates and sources of MOPtransistors with the p-type channel of the second group are connected to the first terminal of the first resistor, and their drains are combined, MOSFETs with the n-type channel of each group connected in series, the free source and the substrate of the M-type n-type channel transistors of the first group are connected to the negative power bus, the free source and the substrate of the n-type channel MOS-transistors of the second group are connected to the first output of the second resistor, the third resistor is inserted, the first and the second pins of which are connected respectively to the first output of the first resistor and to the MOS transistors with the p-type channel of the first group, the MOS transistors with the p-type channel of the second group are connected to the free drain of the MOS transistor A pa with an n-type channel of the second group and a cell output, a second terminal of the first resistor is connected to the first output of the second resistor, and a free drain of a MOSFET with an n-type channel of the first group is connected to the terminal of the second resistor. The drawing shows a schematic diagram of a multi-input multi-valued logic element minimum. Mnghodovy multivalued logical element contains two groups of complementary pairs of MOS transistors 1.1,.,., 1-p, 2-1, ..., 2-p, 3-1, ..., 3-p, 4-1, ..., 4-n “The gates of the i-th complementary pair of MOS transistors 1-i, 2-i, 3-i, 4-i of each group are connected to the i-th input of the 5-i element, substrate and sources of the MOS- transistors 1-1, ..., 1-p with a p-type channel of the first group are connected to the positive power supply bus 6, and their drains are combined, the substrates and the sources of the MOS transistors 3-1, .., 3-p with a channel The p-type of the second group is connected to the first output of the first resistor 7, and their terminals are combined. MOS transistors 2-1 ,, .., 2-p, A-1, ..., A-p with the n-type channel of each group are connected in series, the free source and the substrate of the MOS transistors 2-1, ... , 2-p with n-type channel of the first group are connected to the negative power bus 8, the free source and the MOS transistors 4-1. ,, ,, ,, 311 4-ne n-type channel of the second group are connected to the first terminal of the second resistor 9 The first and second terminals of the third resistor 10 are connected respectively to the first terminal of the first resistor 7 and to the drain of the MOS transistors 1-1, ..., 1-n with the p-type channel of the first group, the drain of the MOS transistors 3-1 ,, .., 3-п with channel.р-type of the second group are connected. To the free drain of the MOSFET 4-n with the n-type channel of the second group and the output 11 of the element, the output of the first resistor 7 is connected in turn the first output of the second resistor 9, and the free drain of the MOSFET transistor 2-n with the n-type channel of the first group is connected to the second output of the second resistor 9. The multi-input multi-valued logic element minimum j works as follows. The inputs 5-1, ..., 5-p of the element receive signals in the form of direct current voltage in the range from zero volts to the supply voltage Ej, which, in a logical sense, corresponds to the alphabet E 10, b2, 3 Let the values of the input signals of an n-input four-digit logic element satisfy the following conditions: 1), which corresponds to a logical zero, 2) Unop Ugxj En, where J, it 1,2, ..., n, a and then the voltage of the threshold of the MOS transistors. Let us accept for definiteness i 2, i.e. the signal corresponding to the first of the indicated conditions is applied to the second input 5-2 of the element. In this case, the MOS transistors -9-2 and 4-2 with the n-type channel are closed, because the voltage on their gates does not exceed, and so on, and the MOS transistors 1-2 and with the p-type channel are open, since the voltage on their gates in relation to the source potential is less by an amount exceeding (man I). As a result, at the output 11 of the element, the voltage is equal to E, which corresponds to the logical signal 3. The above situation is also preserved when the first condition is satisfied by the magnitudes of the signals at any number of inputs including n. This is due to the fact that the key corresponds to MOPtransistors 1-1, ..., Dp with such conditions in which any number from 1 to n is carried out in parallel into 1multiplied MOS transistors 1-1, ..., 1p, 3-1, ..., 3-n or all n series-connected MOS transistors 2-1, o .., 2-n, 4-1, ..., 4-n and vice versa, the open key corresponding to There are either all n parallel-connected or one of the n series-connected MOS transistors 1-1, ..., 4-n, which are in a non-conducting state. By virtue of the above, the input four-digit logic element with several different combinations of input signals can be represented by the same equivalent circuit, where the matching is exhausted by four equivalent circuits for 4 combinations of input signals. If there is no signal less than 1 in the set of input signals and at least one signal from the set is 1, i.e. if Unop Uexk l / EP + and „BP; . 1 / 3En + UnopiUB.En, i, j € tlj2,3, ..., n), ij, then MOS transistors 1-1 and 3-1 due to the fact that the voltage on their gates relative to their potentials the sources are smaller by an amount greater than and 1.9 open. MOPtransistors 2-1,2t2, .. ,, 2 are also open, since the voltage is at their gate. Unop, and MOSFET 4-1 is closed, because the voltage on its gate does not exceed the potential of the sources, which is determined by the voltage drop on the resistor 9 of the divider formed by the resistors 7, 9, 10, whose nominal values are equal, by the value Unop B as a result the voltage drop across resistors 9, 7 of the divider, equal to 2 / SEP (which corresponds to the logical value 2), is applied to the output 11 of the logic element. Suppose now that there is no signal less than 2 in the set of input signals and at least one of the signals is 2, i.e. The following restrictions are imposed on the values of the input signals: 1 / ЗЕ "+ and", р ивх; 2 / ЗЭ „+ and„ р; Ug., 2 / ЗЭ „+ and„ ,,, i, J6.J1,2, ..., ni ,, MOS transistors 1-п (щ)), 2-1,2-2, ... , 2-p open, MOS-transisg
тор 3-n закрыт, так как напр жение на его затворе не меньше потенциала его истока, равного 2/ЗЕр. МОП-транзисторы 4-1,4-2,...,4-п наход тс в провод щем состо нии, поскольку напр жени на их затворах превьшают потенциал их истоков, равный 1/3Ef,, на величину , большую . Следовательно, на выходе 11 элемента по вл етс сигнал, величина которого равна падению напр жени на резисторе 9 .делител , т.е. .1/3Ej, что соответствует алфавитному значению 1. Пусть, наконец , на всех входах элемента сигналы равны 3, т.е. напр жени , где i 1,2,...,п, наход тс в пределах 2/ЗЕ„+ип,р :UB, , МОП-транзисторы 1-1,1-2,...,1-п,3-1,3-2,...,The 3-n torus is closed, since the voltage at its gate is not less than the potential of its source, equal to 2 / Ze. MOS transistors 4-1.4-2, ..., 4-n are in the conducting state, since the voltage on their gates exceeds the potential of their sources, equal to 1 / 3Ef, by an amount greater. Consequently, a signal appears at the output 11 of the element, the magnitude of which is equal to the voltage drop across the resistor 9. .1 / 3Ej, which corresponds to the alphabetic value 1. Finally, let all signals on the inputs of the element be 3, i.e. voltage, where i 1,2, ..., p, are within 2 / WE, + ip, p: UB,,, MOS transistors 1-1,1-2, ..., 1-n, 3-1,3-2, ...,
с каналом р-типа наход тс , в непровод щем состо нии, а МОП-транзисторы 2-1,2-2,...,2-п,4-1,4-2,...,4-п открыты, в результате чего выход 11 элемента находитс под потенциалом отрицательной шины питани 8, что соответствует алфавитному значению О. Таким образом, работа элемента соответствует таблице истинности функции with the p-type channel are in a non-conducting state, and the MOS transistors 2-1.2-2, ..., 2-p, 4-1.4-2, ..., 4-p are open , as a result, the output 11 of the element is under the potential of the negative power bus 8, which corresponds to the alphabetic value of O. Thus, the operation of the element corresponds to the truth table of the function
MIN(X,,X,,...,X).MIN (X ,, X ,, ..., X).
Технико-экономический эффект в за вленном логическом элементе заключаетс в расширении его функциональных возможностей, что позвол ет упрощать устройства, построенные на его основе.The technical and economic effect of the logic element in question is the extension of its functionality, which makes it possible to simplify the devices built on its basis.