SU1125748A1 - Устройство цифровой фазовой автоподстройки частоты - Google Patents

Abstract

УСТРОЙСТВО ЦИФРОВОЙ ФАЗОВОЙ АВТОПОДСТРОЙКЙ ЧАСТОТЫ, содержащее соединенные последовательно опорный генератор, блок добавлени -вычитани  импульсов, делитель частоты, цифровой фазовый детектор, другой вход которого  вл етс  сигнальным входом устройства цифровой фазовой автоподстройки частоты, цифровой интегратор, вход опорной частоты которого подключен к опорному генератору, и сумматор, выходы которого подключены к дополнительным входам блока добавлени -вычитани  импульсов, а также блок усреднени , входы которого подключены к выходам цифрового фазового детектора, при этом блок усреднени  выполнен в виде реверсивного счетчика, входы которого  вл ютс  входами блока усреднени , первого ивторого Т-тригге ,ров, первого и.второго элементов ,И, и-вход первого Т-триггера подключен к первому выходу реверсивного счетчика , выход Т-триггера подключен к одному входу первого элемента И, другой вход которого соединен с К входом второго Т триггера и одним входом блока усреднени . 3-вход второго Т-триггера подключен к второму выходу реверсивного счетчика, выход второго Т-триггера подключен к одному входу второго элемента И, другой вход которого соединен с К-входом первого Т-триггера и другим входом блока усреднени , отличающеес  тем, что, с Целью уменьшени  времени вхождени  в синхронизм, между выходами Т-триггеров блока усреднени  и вторыми входами сумматора включены тре- . тий и четвертый элементы И, вторые входы которых объединены, между выходами первого и второго элементов И блока усреднени  и объединенными S вторыми входами третьего и четвертого элементов И включены последовательно элемент ИЛИ и формирователь последовательности импульсов, выполненный в виде последовательно соединенных п того элемента И, вход которого  вл етс  входом формировател  последовательности импульсов, счетчика , вход сброса которого  вл етс  С входом обнул:ени  устройства циф:д ч ровой фазовой автоподстройки частоты и преобразовател  кодов в число им1 пульсов, выход которого  вл етс  X) выходом формировател  последовательности импульсов, при этом неинверсные выходы всех регистров счетчика, кроме старшего, соединены с управл ющими входами преобразовател  кода в число импульсов, инверсный выход старшего разр да счетчика соединен с вторым входом п того элемента И, установочный BXOJJ преобразовател  кода в число импульсов соединен с входом формировател  последовательности импульсов, при этом

Description

выход опорного генератора подключен к опорному входу преобразовател 

1125748

кода в число импульсов формировател  последовательности импульсов.

Изобретение относитс  к радиотехнике , а именно к устройствам синхронизации с цифровой фазовой автоподстройкой частоты, примен емым в аппаратуре св зи, радионавигации и дру гих радиотехнических системах.

Известен дискретный синхронизатор , представл ющий собой устройство цифровой- автоподстройки частоты, содержащее задаюпщй генератор, схему добавлени -вычитани , управл емый делитель, схему вьщелени  фазовых искажений, входное устройство, реверсивный счетчик, схему записи единиц с двум  выходами, схему авто сброса единиц, анализатор, сумматоры кольцевой регистр добавлени  и кольцевой регистр вычитани  СО.

Недостатком этого устройства  вл етс  большое врем  вхождени  в синхронизм вследствие р да причин. Анализатор зтого устройства позвол ет обеспечить первоначальный ввод в синхронизм лишь по частоте путем измерени  входной частоты и последующей подстройки управл емого делител . Поскольку измерение частоты входного сигнала производитс  заполнением временного интервала входной частоты измерительными импульсами задающего генератора, то при малом соотношении сиг ал/вгум достаточно трудно достичь точности анализа даже при многократном измерении. Ввод в синхронизм по фазе осзгществл етс  известным способом.

Наиболее близким к изобретению по технической сущности  вл етс  устройство цифровой фазовой автоподстройки частоты, содержащее соединение последовательно опорный генератор , блок добавлени -вычитани  импульсов, делитель частоты, цифрово фазовый детектор, другой.вход которого  вл етс  сигнальным входом устройства цифровой фазовой автоподстроки частоты, цифровой интегратор, вхо опорной частоты которого подключен к опорному генератору, и сумматор.

выходы которого подключены к дополнительным входам блока добавлени -вычитани  импульсов, а также блок усредусреднени , входы которого подключены к.выходам цифрового фазового детектора , при этом блок усреднени  выпатнен в виде реверсивного счетчика, входы которого  вл ютс  входами блока усреднени , первого и второго Т триггеров, первого и второго элементов И, J-вхо первого Т-триггера подключен к первому выходу реверсивного счетчика, вход первого Т-триггера подключен к одному входу первого элемента И, другой вход которого соединен с К-входом второго Т-триггера и одним входом блока усреднени . Э-вход второго Т-триггера подключен к второму выходу реверсивного счетчика, выход второго Т-триггера подключен к одному входу второго элемента И, другой вход к.оторого соединен с К-входом первого Т-триггера и другим входом блока усреднени  С23.

Целью изобретени   вл етс  уменьшение времени вхождени  в синхронизм.

Поставленна  цель достигаетс  тем, что в устройстве цифровой фазовой автоподстройки частоты, содержащем соединенные последовательно опорный генератор, блок добавлени -вычитани  импульсов, делитель .частоты, цифровой фазовый детектор, другой вход которого  вл етс  сигнальным входом устройства цифровой фазовой автоподстройки частоты, дафровой интегратор, вход опорной частоты которого подключен к опорному генератору, и сумматор, выходы которого подключены к дополнительным входам блока добавлени -вычитани  импульсов, а также блок усреднени , входы которого подключены к выходам цифрового фазового детектора, при этом блок усреднени  выполнен в виде реверсивного счетчика, входы которого  вл ютс  входами блока усреднени , первого и второго Т-триггеров первого и второго элементов И, J-вход первого Т-триггера полключен к первому

выходу реверсивного счетчика, выход первого Т-триггера подключен к одному входу первого элемента И, другой вход которого соединен с К-входом второго Т-триггера и одним входом блока усреднени . 3-вход второго Т-триггера подключен к второму выходу реверсивного счетчика, выход второго Т-триггера подключен к одному входу второго элемента И, другой йход которого соединен с Квходом первого Т-триггера и другим входом блока усреднени , между выходами Т-триггеров блока усреднени  и вторыми входами сумматора включены третий и четвертый элементы И, вторые входы которых объединены, между выходами первого и второго элементов И блока усреднени  и объединеными вторыми входами третьего и .четвертого элементов И включены последовательно элемент ИЛИ и формирователь последовательности импульсов, ,выполненный в виде последовательно соединенных п того элемента И, вход которого  вл етс  входом формировател  последовательности импульсо счетчика, вход сброса которого  вл етс  входом обнулени  устройства цифровой фазовой автоподстройки час тоты, и преобразовател  кода в число импульсов, вькод которого  вл етс  выходом формировател  последовательности импульсов, при этом инверсные выходы всех регистров счетчй ка, кроме старшего, соединены с управл ющими входами преобразовател  кода в число импульсов, инверсный выход старшего разр да счетчика соединен с вторым входом п того элемента И, установочнь1й вход преобразовател  кода в число импульсов соединен с входом формировател  последовательности импульсов, при этом выход опорного генератора подключен к опорному в5соду преобразовател  кода в число импульсов формировател  последовательности импульсов.

На чертеже представлена структурна  электрическа  схема устройства цифровой фазовой автоподстройки частоты.

Устройство содержит цифровой фазовый детектор 1, блок 2 усреднени , который выполнен в виде ревер-i сивного счетчика 3, первого 4 и второго 5 Т-триггеров, первого 6 и второго 7 элементов И, третий 8 и четвертый 9 элементы И, элемент ИЛИ 10, формирователь 11 последовательности импульсов, сумматор 12, цифровой интегратор 13, опорный генератор 14, блок 15 добавлени -вычитани  импульсов, делитель 16 частоты, сигнальный вход 17 и вход 18 обнулени  устройства цифровой фазовой автоподстройки частоты.

Формирователь 11 последовательност импульсов содержит п тый элемент И 19 счетчик 20 и преобразователь 21 кода в число импульсов.

Устройство работает следующим образом .

В режиме синхронизма входной сигна поступает с сигнального входа 17 на вход цифрового фазового детектора 1, на второй вход которого поступает выходной сигнал делител  16 частоты (выходной сигнал цифрового подстраиваемого генератора, образованного последовательным соединением опорного генератора 14, блока 15 добавлени вычитани  импульсов и делител  16 частоты)..

Сигналы рассогласовани  с выходов цифрового фазового детектора 1 поступают на входы цифрового интегратора 13 и реверсивного счетчика 3 блока 2 усреднени , а сигналы с выходов Т-триггеров 4 или 5 через элементы И 8 или 9 - на входы сумматора 12, на другие входы которого поступает импульс , с выхода цифрового интегратора 13. Суммарные последовательности импульсов с выходов сумматора 12 поступают на входы добавлени  и вычитани  импульсов блока 15 добавлени - вычитани  импульсов в зависимости от знака частотного рассогласовани  входного и выходного сигналов на входе 1у1фрового фазового детектора 1 , В блоке 15 добавлени -вычитани  импульсов осуществл етс  исключение или добавление одного импульса в последовательность импульсов, поступаюи1их от опорного генератора 14 Таким образом, на каждый импульс с одного или другого выхода сумматора 12 выходной сигнал делител  16 частоты сдвигаетс  на дискрет фазы , dt с соответствующим знаком в сторо- ну уменьшени  начального рассогласовани .

В режиме ввода в синхронизм выходными сигналами цифрового интегратора 13 можно в первом приближении пренеб5 речь в силу его большой посто нной времени. Импульсы переполнени  блок 2 усреднени  с выходов элементов И .6 и 7 поступают на входы элемента ИЛИ 10 и далее на вход формировател  11 последовательности импульсов. Формирователь последовательности импульсов работает следующим образом . Импульсы с выхода п того элемента И 19 поступают на счетчик 20, котсзрый имеет коэффициент счета М и далее на преобразователь 21 кода в число импульсов, Сигнал с ин версного выхода счетчика 20 формиро вател  11 последовательностей импул сов разрешает прохождение импульсов с входа п того элемента И 19 на счётный вход счетчика 20 через элемент И 19. Каждый из этих импульсов переключает счетчик 20, который управл ет работой преобразовател  21 кода в число импульсов так, чтобы на первый импульс на вьсходе формировател  11 .последовательности импульсов формировалось N импульсов, на второй импульс N/2 импульсов и т.д. При включении М-«-1 разр да счетчика 20 его инверсный выход зак вает п тый элемент И 19, и переключение счетчика 20 прекращаетс . Теперь на выходе формировател  11 последовательности импульсов формируетс  импульс при поступлении на вход одного импульса. Таким образом , на каждый импульс переполнени  блока 2 усреднени  формируетс  последовательность импульсов с к личествам импульсов в 2 раза меньше чем предьщущие, и это продолжаетс  до тех пор, пока количество импульсов в выходной последовательности формировател  11 последовательности импульсов не станет равным единице. Затем в синхронизм входит петл  сле жени  по частоте, включающа  цифровой интегратор t3, Число импульсов, формируемых на выходе формировател  11 последовательности импульсов на первый сигнал переполнени  блока 2 усреднени  обеспечивает сдвиг выходной последо вательности делител  16 частоты на Т-/4, т.е. 8 где TO - период выходной последовательности делител  16 частоты/ М - дискрет фазы. При отсутствии помех на входе устройства цифровой фазовой автоподстройки частоты сокращение времени вхождени  в синхронизм определ етс  аналитически. Поскольку априор1ное фазовое рассогласование  вл етс  случай ной величиной, равномерно распределенной на интервале (0-Т/2), то среднее значение фазового рассогласовани  равно T ilS/i 2 - Дл  устранени  такой расстройки необходимо подать на вход цифрового подстраиваемого генератора (на вход блока 15 добавлени -вычитани  импульсов) Кд импульсов, каждый из которых обеспечивает сдвиг фазы выходного сигнала цифрового подстраиваемого генератора на 4t. Это количество импульсов равно Т.е. совпадает с числом импульсов, определ емых формулой (1). В устройстве цифровой фазовой автоподстройки частоты формирователь 11 последовательности импульсов позвол ет обеспечить сдвиг фазы выходного сигнала цифрового подстраиваемого генератора на каждый импульс переполнени  на выходе блока 2 ус-т реднени  сначала на , затем на Т и/8 и далее до 4% . Таким образом, функциональную зависимость числа импульсов, поступающих на вход цифрового подстраиваемого генератора, можно выразить следующим образом. К,Н2 4t / Как следует из формулы (4), чисо импульсов К такое, которое неободимо дл  устранени  максимальной ервоначальной фазОвой расстройки, авной То/2, Тп/2. т.е. число импульсов «j не зависит- от величины перво ачальной фазовой расстройки. Сокращение времени вхождени  в синхронизм определ етс  следующим образом:. Т /4At ЧгГс/ ) Например, при Тд-10 икс /i-t 10 ик это значение равно 27. Исследование методом цифрового моделировани  на ЭВМ устройства в у лови х помех, например, при отношении сигнал/шум, равном 1/3,и пара-, метрах устройства, приведенных вьпие дает величину сокращени  времени вх дени  в синхронизм более 15 раз. Базовый объект (цифровой приемоиндикатор импульсно-фазовьк радионавигационных систем) производит оценку фазы высокочастотного заполнени  радиоимпульсов импульсно-фазовьк радионавигационных систем (ИФРНС). При эксплуатации приемоиндикатора на борту самолета предъ вл ютс  высокие требовани  по времени готовности устройства к работе. Применение устройства цифровой фазовой автоподстройки частоты позвол ет значительно повысить эксплуатационные характеристики приемоиндикатора ИФРНС за счет уменьшени  времени вхождени  в синхронизм. Тот же положительный эффект достигаетс  и в других системах, использующих такое устройство цифровой фазовой автоподстройки частоты.

Claims (1)

1. УСТРОЙСТВО ЦИФРОВОЙ ФАЗОВОЙ АВТОПОДСТРОЙКИ ЧАСТОТЫ, содержащее соединенные последовательно опорный генератор, блок добавления-вычитания импульсов, делитель частоты, цифровой фазовый детектор, другой вход которого является сигнальным входом устройства цифровой фазовой автоподстройки частоты, цифровой интегратор, вход опорной частоты которого подключен к опорному генератору, и сумматор, выходы которого подключены к дополнительным входам блока добавления-вычитания импульсов, а также блок усреднения, входы которого подключены к выходам цифрового фазового детектора, при этом блок усреднения выполнен в виде реверсивного счетчика, входы которого являются входами блока усреднения, первого и второго Т-тригге- ’ .ров, первого и .второго элементов .И,

   9-вход первого Т-триггера подключен' к первому выходу реверсивного счетчика, выход первого Т-триггера подключен к одному входу первого элемента И, другой вход которого соединен с К входом второго Т-триггера и одним входом блока усреднения. 3-вход второго Т-триггера подключен к второму выходу реверсивного счетчика, выход второго Т-триггера подключен к одному входу второго элемента И, другой вход которого соединен с К-входом первого Т-триггера и другим входом блока усреднения, отличающееся тем, что, с целью уменьшения времени вхождения в синхронизм, между выходами Т-триггеров блока усреднения и вто рыми входами сумматора включены тре тий и четвертый элементы И, вторые входы которых объединены, между вы- .

   ходами первого и второго элементов И блока усреднения и объединенными вторыми входами третьего и четвертого элементов И включены последовательно элемент ИЛИ и формирователь по следовательности импульсов, выполненный в виде последовательно соединенных пятого элемента И, вход которо го является входом формирователя последовательности импульсов, счетчика, вход сброса которого является входом обнуления устройства цифровой фазовой автоподстройки частоты и преобразователя кодов в число импульсов, выход которого является выходом формирователя последовательности импульсов, при этом неинверсные выходы всех регистров счетчика, кроме старшего, соединены с управляющими входами преобразователя кода в число импульсов, инверсный выход старшего разряда счетчика соединен с вторым входом пятого элемента И, установочный bxojj преобразователя кода в число импульсов соединен с входом формирователя последовательности импульсов, при этом

   I выход опорного генератора подключен к опорному входу преобразователя кода в число импульсов формирователя последовательности импульсов.