SU1117834A1 - Frequency-to-voltage converter - Google Patents
Frequency-to-voltage converter Download PDFInfo
- Publication number
- SU1117834A1 SU1117834A1 SU833548593A SU3548593A SU1117834A1 SU 1117834 A1 SU1117834 A1 SU 1117834A1 SU 833548593 A SU833548593 A SU 833548593A SU 3548593 A SU3548593 A SU 3548593A SU 1117834 A1 SU1117834 A1 SU 1117834A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- output
- input
- integrator
- key
- initial conditions
- Prior art date
Links
Landscapes
- Analogue/Digital Conversion (AREA)
Abstract
ПРЕОБРАЗОВАТЕЛЬ ЧАСТОТЫ В НАПР}ШЕНИБ, содержащий формирователь импульсов, последовательно соединенные выходной интегратор и интегратор с узлом установки начальных условий. выход которого подключен к входу фиксирукщего блока, выход которого подключен к первому входу сумматора, второй вход которого подключен к источнику эталонного напр жени ,- первый выхсщ форкшровател импульсов подключен к управл н цему входу фиксирукщего блока, а второй выход формировател импульсов подключен к-управл ющему входу интегратора с узлом установки начальных условий, отличающийс тем, что, с целью повышени быстродействи в широком диапазоне преобразуемых Частот, в него введены ключ, компаратор и дополнительный интегратор с узлом установки начальных условий, выход коV ) торого соединен с первым входом комс паратора, а вход - с источником зталонного напр жени , вход ключа соеди§ нен с выходом сумматора, выход ключа соединен с входом выходного интегра , тЬра,управл кт(ий вход ключа соединен с выходом компаратор а, второй вход которого подключен к выходу выходного интегч ратора, а управл ющий вход дополнительэо ного интегратора с узлом установки с начальных условий соединен с вторым 4 выходом формировател импульсов.A FREQUENCY CONVERTER IN THE NAPR SCENIB, containing a pulse shaper, serially connected output integrator and integrator with the unit for setting the initial conditions. the output of which is connected to the input of the fixing unit, the output of which is connected to the first input of the adder, the second input of which is connected to the source of the reference voltage — the first output of the forkshrevatel pulses connected to the control input of the fixing unit, and the second output of the pulse builder is connected to the control the input of the integrator with the installation of the initial conditions, characterized in that, in order to improve speed in a wide range of convertible Frequencies, a key, a comparator and additional inte A rator with an initial conditions setting unit, the output of a VV of which is connected to the first input of a comms parator, and the input is connected to a source of a reference voltage, the key input is connected to the output of an adder, the output of a key is connected to the input of an output integrator, Vira, Control (i the key input is connected to the output of the comparator, the second input of which is connected to the output of the output integrator, and the control input of the additional integrator with the installation unit from the initial conditions is connected to the second 4 output of the pulse former.
Description
1 Изобретение относитс к информаци онно-измерительной технике и может использоватьс в системах автоматического контрол и регулировани . Известны устройства преобразовани частоты в напр жение, использующие линейные цепи с частотно зависимыми свойствами f} Недостатками данных устройств вл ютс низкие точность и быстродейст вие, обусловленные зависимостью вы ходного сигнала от величины входного и необходимостью фильтрации выходног сигнала. Наиболее близким по технической сущности к изобретению вл етс устройство преобразовани частоты следо вани импульсов в напр жение посто нного тока, содержащее формирователь Пимпульсов, выходной интегратор и интегратор с узлом установки начальных условий фиксирующего блока, сумматор, источник эталонного напр жени , причем интегратор с узлом установки начальных условий соединен через фиксирукнций блок, сумматор и блок с выходным интегратором, выход которого соединен с входом интегратора , с блоком установки начальных условий, источник эталонного напр жени соединен с одним из входов сум матора. Преобразователь построен как замкнута импульсна система, поддер живающа на выходе фиксирующего устройства напр жение, близкое к нулю, благодар наличию выходного интегрирующего усилител 2, Недостатком известного устройства вл етс то, что высокое быстродейст вие достигаетс в узком диапазоне измер емых частот. Цель изобретени - повышение быст родействи в широком диапазоне преобразуемых частот. Поставленна цель достигаетс Тем, что в преобразователь частоты в напр жение, содержащий формирователь импульсов, последовательно соединенные выходной интегратор и интегратор с узлом установки начальных условий, выход которого подключен к входу фик сирующего блок&, выход которого подключен к первому входу сумматора, вход которого подключен к источнику эталонного напр жени , пер вый выход формировател импульсов - к управл ющему входу фиксирующего блока , а второй выход формировател им34 пульсов - к управл ннцему входу интегратора с узлом установки начальных условий, введены ключ, компаратор и дополнительный интегратор с узлом установки начальных условий, выход которого соединен с первым входом компаратора , а вход - с источником этаг лонного напр жени , вход ключа - с выходом сумматора, выход ключа - с входом выходного интегратора, управ л ющий вход ключа - с выходом компаf aTopa , второй вход которого подключен к выходу выходного интегратора, а управл ющий вход дополнительного интегратора с узлом установки начальных условий соединен с вторым выходом формировател импульсов. . На фиг.1 представлена функциональна схема предлагаемого устройства; на фиг.2 - электрическа схема предлагаемого устройства; нафиг.З - временные диаграммы его работы. Преобразователь частоты в напр жение содер ит формирователь 1 импульсов , последовательно соединенные выходной инт.егратор 2 и интегратор 3 с узлом установки начальных условий, выходы которого подключены к входу фиксирунщего блока 4, выход которого подключен к перв1ому входу сумматора 5, второй вход которого подключен к источнику 6 эталонного напр жени , первый выход формировател импульсовк управл ющему входу фиксирующего блока 4, а второй выход формировател импульсов - к управл ющему входу интегратора 3 с узлом установки начальных условий, ключ 7, компаратор 8 и дополнительный интегратор 9 с узлом установки начальных условий, выход которого соединен с первым входом компаратора 8, а вход - с источником 6 эталонного напр жени , вход ключа с выходом сумматора 5, вьпсод ключас входом выходного Интегратора 2, управл ющий вход ключа - с выходом компаратора 8, второй вход которого подключен к выходу выходного интегратора 2, а управл ющий вход дополнительного интегратора 9 с узлом установки начальных условий соединен с вторым выходом формировател 1 импульсов . Устройство работает следующим образом . С приходом очередного импульсного сигнала преобразуемой частоты U (фиг.З) на первом выходе формировател 1 формируетс импульсный сигнал 0 (на фиг.З), поступающий на управл ющий вход фиксирующего блока 4, и осуществл етс запоминание значени выходного напр жени Uj (фиг.З) ин тегратора 3, достигнутого на предыду щем такте работы устройства. По окон чании импульса (} фиксирующий блок переходит в режим хранени , и напр жение на его выходе U (фиг.З) остаетс неизменным вплоть до прохода следукщего импульсного сигнала Ор . Одновременно по окончании импульса и на втором выходе формировател формируетс импульсный сигнал U (фиг.З), поступающий на управл ющие входы узлов установки начальных усло вий интеграторов 3 и 9, и происходит обнуление выходного напр жени интеграторов Uj и Ug (фиг.З). При уменьшении выходного напр жени интегратора 9 до величины выходного напр интегратора 2 (фиг.З) жени и на выходе компаратора 8 формируетс :передний фронт импульсного сигнала Ug (фиг.З), поступающего на управл ющий вход ключа 7. Ключ 7 включаетс , и напр жение с выхода сумматора 5, равное сумме эталонного напр жени UQ источника 6 и выходного напр жени фиксирукнцёго блока U (фиг.З), поступает на вход интеграто ра 2. Выходное напр жение Ug,,, интегратора 2 (фиг.З), вл ющеес выходным сигналом всего устройства, начинает измен тьс в зависимости от величины и пол рности выходного напр жени сумматора 5. По окончании импульса интеграторы 3 и 9 переход т в режим интегрировани напр жени ( и их выходные напр жени U и Ug (фиг.З) нарастают. По достижении выходным напр жением интегратора 9 величины, равной напр жению U g, , на вьпсоде компаратора В формируетс задний фронт импульсного сигнала Од (фиг.З), ключ 7 выключаетс , и интег ратор 2 переходит в режим хранени вплоть до момента прихода .следующего импульсного сигнала Ug. С npH ходом следующего импульса пор док операций повтор етс . Интегратор 2, охваченный обратной св зью, в цепь которой включены интегратор 3 и фиксирующий блок 4, вл етс астатическим усилителем. Поэтому в установившемс режиме при посто нной частоте входного сигнала обеспечиваетс равенство нулю выходного напр жени сумматора 5, т.е. установившеес значение U4 ( U ) равно по V U4y противоположно по пол рносличине и ти эталонному напр жении U{j:U|.p -Ujj В то же врем значение (J. значению пилообразного выходного напр жени интегратора 3 в моменты прихода очередных входных импульсных сигналов, пр мо пропорциональному периоду преобразуемой частоты Т и установившемус значению выходного напр жени устройства и, ВЫХ.УСТ т Vrx.YCT) посто нна времени интегратора 3. Таким образом. -UdT.f где - частота входного сигнала. Следовательно, установившеес значение выходного напр жени устройства пр мо пропорционально частоте следовани входньк импульсных сигналов. На фиг.З установившемус режиму работы устройства соответствуют первый и третий такт работы устройства. Установившеес значение выходного напр жени устройства не зависит от длительности t импульсного сигнала Оа (фиг.З), поступакицего на управл ющий вход ключа 7. Однако дл обеспечени устойчивости и высокого быстродействи устройства в широком диапазоне изменени преобразуемой частоты необходимо , чтобы равна tr длительность провод щего состо ни ключа 7 на ка адом такте работы устройства измен лась- пр мо пропорционально величине выходного напр жени Ug . fl предлагаемом устройстве это условие обеспечиваеГс . Действительно, длительность импульсного сигнала Ug равна интервалу нарастани выходного напр жени интегратора 9 от нулевого значени дл значени , равного выходному напр жению устройстра i.v,u,,, посто нна времени интегратора 9. Следовательно, К вых/Ч,); т.е. пр мо пропорционально значению выходного напр жени . При наличии такой зависимости можно, выбрав определенные соотношени междУ посто нными времени интеграторов устройства добитьс максимально возможного быстродействи устройства при отработке скачка частоты входного импульсного сигнала независимо от начального значени частоты. Дл доказательства последнего утвер щеии рассмотрим работу устройства на двух следующих друг за другом интервалах повтор емости - (п) и (п + 1), полага начало ка дцого из интервалов совпаданицим с выходным импульсом формировател 1 импульсов U. (фиг.З). Значени выходного напр жени устройства после запирани ключа 7 на п-м и (h+1)-M интервалах св заны между собой соотношением e6,,(Vo-y4Cn 0), (1) где Tj посто нна времени интегратора 2j и - значение напр жени на выходе 4в1ксирую1цего блока на (n+t)-M интервале повтор емости , равное напр жению на выходе интегратора 3 в момент окончани h-го интервала повтор емости. .TCn}u,,,n , (2) где Tj - посто нна времени интегра- о тора 3; - длительность h-ro интервала . Подставив (2) в (t), получим разностное уравнение, описывающее работу устройства (-).w в установившемс режиме T t TCn+iJs:r cohst ; выxl: eыД 8ыx..cr. ВДПп-Г|. Значение Ug, определ етс из (3)/7 Т, ,Mct , (4) 1 где установившеес значение измер емой частоты следовани входных импульсов. Условие устойчивой работы устройства в соответствии с (3) имеет вид -,-l№M Условие максимального быстррдействи устройства - достижени выходным напр жением устройства установившегос значени за один интервал и повтор емости - имеет вид )/ТЫ . Напр жение на выходе интегратора 9 за интервал времени достигает значени UgyxCb-nj , Ueb., (f где T - посто нна времени интегратора 9. Подставив в (7) значение (h+lJ из (3), получим f-VWf)f..(.. При равенстве посто нных времени и Т- из (8) получим Т Р равенстве посто нных интегрировани интеграторов 2 и 9 предлагаемре устройство обладает максимальным быстродействием во всем диапазоне изменени изъгёр емой частоты: при изменении скачком частоты следовани входных импульсов от значени { до значени f установившеес значение напр жени на выходе устройства пропорциональное f2 , достигаетс с запаздыванием на один период следовани импульсов. Таким образом, предлагаемое устройство , обеспечивающее высокую точность преобразовани частоты в напр жение за счет астатической обратной св зи по измер емой величине, реализует предельное быстродействие в широком диапазоне частот.1 The invention relates to information and measuring technology and can be used in systems of automatic control and regulation. Frequency-to-voltage devices are known that use linear circuits with frequency dependent properties. F} The disadvantages of these devices are low accuracy and speed due to the output signal being dependent on the input signal and the need to filter the output signal. The closest to the technical essence of the invention is a device for converting a pulse tracking frequency to a DC voltage, comprising a Pimpulse driver, an output integrator and an integrator with an installation unit of the initial conditions of the fixing unit, an adder, a source of reference voltage, and an integrator with the installation unit initial conditions are connected through fixing unit, the adder and the unit with the output integrator, the output of which is connected to the input of the integrator, with the unit setting the initial conditions, The reference voltage source is connected to one of the inputs of the summator. The converter is built as a closed pulse system, supporting a voltage close to zero at the output of the clamping device, due to the presence of the output integrating amplifier 2. A disadvantage of the known device is that a high speed is achieved in a narrow range of measured frequencies. The purpose of the invention is to increase speed in a wide range of convertible frequencies. The goal is achieved by the fact that a frequency converter into a voltage containing a pulse shaper, serially connected output integrator and integrator with an initial condition setting node, the output of which is connected to the input of the fixing unit &, whose output is connected to the first input of the adder, whose input is connected to the source of the reference voltage, the first output of the pulse former to the control input of the fixing unit, and the second output of the pulse generator 34 to the control input of the integrator and a key, a comparator, and an additional integrator with a node for the initial conditions, whose output is connected to the first input of the comparator, are entered with the initial conditions setting node, and the input is connected to the source of this voltage, the key input is connected to the output of the adder output integrator, the control key input — with the output of the aTopa company, the second input of which is connected to the output of the output integrator, and the control input of the additional integrator with the initial conditions setting unit is connected to the second output of the driver Pulses. . Figure 1 shows the functional diagram of the device; Figure 2 is an electrical diagram of the device; nafig.Z - time diagrams of his work. The frequency converter in the voltage contains the pulse shaper 1, serially connected output integrated grid 2 and integrator 3 with the initial conditions setting node, the outputs of which are connected to the input of fixer 4, the output of which is connected to the first input of the adder 5, the second input of which is connected to the source 6 of the reference voltage, the first output of the pulse shaper to the control input of the fixing unit 4, and the second output of the pulse shaper - to the control input of the integrator 3 with the installation node the key, 7, the comparator 8 and the additional integrator 9 with the initial conditions setting node, the output of which is connected to the first input of the comparator 8, and the input to the source 6 of the reference voltage, the key input with the output of the adder 5, the output key of the output of the output Integrator 2, the control input of the key is with the output of the comparator 8, the second input of which is connected to the output of the output integrator 2, and the control input of the additional integrator 9 with the initial conditions setting unit is connected to the second output of the pulse former 1. The device works as follows. With the arrival of the next pulsed signal of the converted frequency U (Fig. 3), the first output of the driver 1 generates a pulse signal 0 (in Fig. 3) arriving at the control input of the fixing unit 4, and the value of the output voltage Uj is memorized (Fig. 3) of the integrator 3 reached at the previous device operation cycle. At the end of the pulse (} the fixing unit goes into storage mode, and the voltage at its output U (Fig. 3) remains unchanged until the passage of the following pulse signal H. At the same time, at the end of the pulse and at the second output of the driver, a pulse signal U is formed ( (3), arriving at the control inputs of the installation nodes of the initial conditions of the integrators 3 and 9, and the output voltage of the integrator Uj and Ug is zeroed (Fig. 3) .The output voltage of the integrator 9 decreases to the value of the output voltage of the integrator 2 (Fig .G) and at the output of the comparator 8 is formed: the leading edge of the pulse signal Ug (Fig. 3), fed to the control input of the key 7. The key 7 is turned on, and the voltage from the output of the adder 5, is equal to the sum of the reference voltage UQ of the source 6 and the output voltage the fixed unit U (Fig. 3), is fed to the input of the integrator 2. The output voltage Ug ,,, the integrator 2 (Fig. 3), which is the output signal of the entire device, begins to change depending on the size and polarity of the output the voltage of the adder 5. At the end of the pulse integrators 3 and 9 p Transition to the voltage integration mode (and their output voltages U and Ug (Fig. 3) increase. When the output voltage of the integrator 9 reaches a value equal to the voltage U g, the leading edge of the pulse signal Od (Fig. 3) is formed at the output of the comparator B, the key 7 is turned off, and the integrator 2 switches to the storage mode until it arrives. pulse signal Ug. With the npH stroke of the next pulse, the order of operations is repeated. The integrator 2, covered by the feedback, in the circuit of which integrator 3 and fixing unit 4 are included, is an astatic amplifier. Therefore, in a steady state at a constant frequency of the input signal, the output voltage of the adder 5 is equal to zero, i.e. the steady-state value U4 (U) is equal in V U4y in the opposite way to the reference voltage and the reference voltage U {j: U | .p -Ujj At the same time, the value (J. the value of the sawtooth output voltage of the integrator 3 at the time of arrival of the next input pulse signals, directly proportional to the period of the converted frequency T and the steady-state value of the output voltage of the device, and OUTPUT Vrx.YCT) is the time of the integrator 3. Thus. -UdT.f where is the frequency of the input signal. Therefore, the steady-state value of the output voltage of the device is directly proportional to the frequency of the input pulse signals. On fig.Z steady-state mode of operation of the device correspond to the first and third cycle of operation of the device. The steady-state value of the output voltage of the device does not depend on the duration t of the pulse signal Oa (Fig. 3) received on the control input of the switch 7. However, to ensure the stability and high speed of the device in a wide range of the frequency to be converted, the duration of conductive is equal to tr The state of the key 7 on each device operation cycle changed in direct proportion to the output voltage Ug. For the proposed device, this condition is ensured. Indeed, the duration of the pulse signal Ug is equal to the rise interval of the output voltage of the integrator 9 from a zero value for a value equal to the output voltage of the device i.v, u ,,, is the time constant of the integrator 9. Therefore, K out / H,); those. directly proportional to the value of the output voltage. With such a dependence, it is possible, by choosing certain ratios between the device integrators' time constants, to achieve the highest possible device performance when the frequency jump of the input pulse signal is tested, regardless of the initial frequency value. To prove the last statement, let us consider the operation of the device at two consecutive intervals of repeatability, (n) and (n + 1), assuming the beginning of each of the intervals to coincide with the output pulse of the driver 1 of the pulses U. (FIG. 3). The values of the output voltage of the device after locking the key 7 at the nth and (h + 1) -M intervals are interconnected by the relation e6 ,, (Vo-y4Cn 0), (1) where Tj is the integrator time constant 2j and is the value the voltage at the output of the 4x1 block of the block on the (n + t) -M repetition interval, equal to the voltage at the output of the integrator 3 at the time of the termination of the hth repetition interval. .TCn} u ,,, n, (2) where Tj is the time constant of the integrator of torus 3; - the duration of the h-ro interval. Substituting (2) into (t), we obtain the difference equation describing the operation of the device (-). W in the steady state T t TCn + iJs: r cohst; Youxl: eyD 8xxcr. VDPP-G |. The value of Ug is determined from (3) / 7 T,, Mct, (4) 1 where the measured value of the measured pulse frequency of the input pulses is set. The condition of stable operation of the device in accordance with (3) has the form -, - l№M The condition of the maximum speed of the device - reaching the output voltage of the device at a fixed value in one interval and repeatability - has the form) / TY. The voltage at the output of the integrator 9 during the time interval reaches the value UgyxCb-nj, Ueb., (F where T is the time constant of the integrator 9. Substituting in (7) the value of (h + lJ from (3), we get f-VWf) f .. (.. In case of equality of constant time and T- from (8) we get T P equality of integration of integrators 2 and 9, the proposed device has the maximum speed in the entire range of variation of the frequency that disappears: when the frequency of the input pulses changes from the value of {to the value of f the steady-state value of the voltage at the output of the device The proportional f2 is achieved with a delay of one pulse period. Thus, the proposed device, which provides high accuracy of frequency conversion to voltage due to astatic feedback based on the measured value, realizes the limiting speed in a wide frequency range.
ВмдVmd
--
. Фиг./. Fig. /
9 zrpri9 zrpri
шsh
(/Ю(/YU
тt
(f3(f3
(//.(//.
Claims (1)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU833548593A SU1117834A1 (en) | 1983-02-04 | 1983-02-04 | Frequency-to-voltage converter |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU833548593A SU1117834A1 (en) | 1983-02-04 | 1983-02-04 | Frequency-to-voltage converter |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1117834A1 true SU1117834A1 (en) | 1984-10-07 |
Family
ID=21048330
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU833548593A SU1117834A1 (en) | 1983-02-04 | 1983-02-04 | Frequency-to-voltage converter |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1117834A1 (en) |
-
1983
- 1983-02-04 SU SU833548593A patent/SU1117834A1/en active
Non-Patent Citations (1)
Title |
---|
1. Март шин А.И., Шахов Э.К., Шп ндин В.М. Преобразователи электрических параметров дл систем контрол и измерени . М., Энерги , 1976, с. 259, рис. 4-38. 2. Авторское свидетельство СССР № 480186, кл. Н 03 К 9/06, 1976 (прототип;) . * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4598270A (en) | Precision integrating analog-to-digital converter system | |
US3942172A (en) | Bipolar mark-space analogue-to-digital converter | |
SU1117834A1 (en) | Frequency-to-voltage converter | |
SU1483638A1 (en) | Voltage-to-time-interval converter | |
SU1327131A1 (en) | Function generator | |
SU1234970A1 (en) | Amplitude-to-time converter | |
SU1597757A1 (en) | Active power-to-constant voltage converter | |
SU1012438A1 (en) | Pulse-time converter | |
SU1041984A1 (en) | Voltage difference converter | |
SU1504619A1 (en) | Multichannel measuring pointer instrument | |
SU1536321A2 (en) | Line converter of root-mean-square value of variable voltage | |
SU940298A2 (en) | Integrating analogue-code converter | |
SU1582355A1 (en) | Servo analog-digital converter | |
SU911560A1 (en) | Function generator | |
SU1529190A1 (en) | Voltage automatic control device | |
SU1406491A1 (en) | Digital multipurpose measuring device | |
SU1150739A1 (en) | Self-excited sawtooth voltage generator | |
SU974578A1 (en) | Voltage effective value-to-time interval converter | |
SU1587633A1 (en) | Analog signal-to-frequency converter with pulse feedback | |
SU1187155A1 (en) | Stabilized a.c.voltage-to-d.c.voltage converter | |
SU1690136A1 (en) | Method of control of parallel current inverter with stabilizing diode | |
SU571897A1 (en) | Device for converting pulse repetition period to voltage | |
SU1591120A1 (en) | A.c.realy | |
SU1367134A1 (en) | Voltage generator | |
SU1705801A1 (en) | Pulse time delay measuring method |