SU1112578A1 - Устройство цифровой фазовой автоподстройки частоты - Google Patents

Устройство цифровой фазовой автоподстройки частоты Download PDF

Info

Publication number
SU1112578A1
SU1112578A1 SU827772528A SU7772528A SU1112578A1 SU 1112578 A1 SU1112578 A1 SU 1112578A1 SU 827772528 A SU827772528 A SU 827772528A SU 7772528 A SU7772528 A SU 7772528A SU 1112578 A1 SU1112578 A1 SU 1112578A1
Authority
SU
USSR - Soviet Union
Prior art keywords
flip
input
flop
output
frequency
Prior art date
Application number
SU827772528A
Other languages
English (en)
Inventor
Петров Иванов Лъчезар
Данаилов Христов Иван
Димитров Величков Величко
Иванов Тачев Антон
Original Assignee
"Циит" (Инопредприятие)
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by "Циит" (Инопредприятие) filed Critical "Циит" (Инопредприятие)
Application granted granted Critical
Publication of SU1112578A1 publication Critical patent/SU1112578A1/ru

Links

Landscapes

  • Crystals, And After-Treatments Of Crystals (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

УСТРОЙСТВО ЦИФРОВОЙ ФАЗОВОЙ АВТОПОДСТРОЙКИ ЧАСТОТЫ, содержащее моновибратор, фазовый компаратор, выходы которого через соответствующие ключи подключены к последовательно соединенным фильтру нижних частот и подстраиваемому генератору, выход которого подключен к входу делител  частоты, отличающеес  тем, что фазовый компаратор выполнен в виде первого и второго р-триггеров, D- и R-входы каждого D-триггера объединены , пр мой выход моновибратора подключен к D-входу второго D-триггера , а ин рсный - к С-входу первого D-три ера, между выходом делител  частоты и D-входом первого D-триггера включен дополнительный моновибратор , инверсный выход которого соединен с С-входом второго П-триггера , а пр мой - с D-входом первого О-триггера, при этом выходами фазового компаратора  вл ютс  пр мой выход . (Л первого и инверсный выход второго D-TpHrrepoB.

Description

Изобретение относитс  к устройствам цифровой фазовой автоподстройки частоты и может быть использовано в вычислительной технике. Наиболее близким к изобретению по технической сущности  вл етс  устройство цифровой фазовой автоподстройки частоты, содержащее моновибратор , фазовый компаратор, выходы которого через соответствующие ключи подключены к последовательно соединенным фильтру нижних частот и под страиваемому генератору, вькод которого подключен к входу делител  частоты (патент С111Л № 3036876J кл. 360-78, 1976). Однако известное устройство не обеспечивает посто нного минимального фазового расхождени  между передними фронтами входной импульсной последовательности и частотой подстраиваемого генератора во всем диапазоне слежени . Цель изобретени  - обеспечение посто нного минимального фазового расхождени  между передними фронтами входной импульсной последовательност и частотой подстраиваемого генератора во всем диапазоне слежени , а также отсутствие перестройки при отсутствующих или дополнительных входных импульсах. Дл  этого в устройстве цифровой фазовой автоподстройки частоты, содержащем моновибратор, фазовый компа ратор, выходы которого через соответ ствующие ключи подключены к последовательно соединенным фильтру нижних частот и подстраиваемому генератору выход которого подключен к входу делител  частоты, фазовый компаратор выполнен в виде первого и второго D-триггеров, D- и R-входы каждого D-триггера объединены, пр мой выход моновибратора подключен к D-входу второго D-триггера, а инверсный - к С-входу первого D-триггера, между вы ходом делит сл  частоты и D-РХОДОМ первого D-триггера включен дополнительный моновибратор, инверсньш выход которого соединен с С-входом вто рого D-триггера, а пр мой - с D-BXO дом первого D-триггера, при этом выходами фазового компаратора  вл ютс  пр мой выход первого и инверсный выход второго D- тpиггepa. На чертеже представлена структурна  электрическа  схема устройства цифровой фазовой автоподстройки частоты . Устройство цифровой фазовой автоподстройки частоты содержит делитель 1 частоты, выход которого соединен с дополнительным моновибратором 2, пр мой выход которого соединен с D- и R-входами первого D-триггера 3, а инверсный выход - с С-входами второго D-триггера 4, С-вход первого D-триггера 3 подключен к инверсному выходу моновибратора 5, пр мой выход которого соединен с D- и R-входами второго D-триггера 4, а его вход  вл етс  входом устройства. Пр мой выход первого и инверсный выход второго D-триггероп 3 и 4 соединены с входами соответственно ключей 6 и 7, выходы которых соединены с входом фильтра 8 нижних частот, выход фильтра 8 нижних частот подключен к входу подстраиваемого генератора 9, выход которого соединен с входом делител  1 частоты, а также регулируемый источник 10 напр жени , подключенный к входу подстраиваемого генератора 9. Устройство цифровой фазопой автоподстройки частоты работает CJleлyюu им образом. При отсутствии входной импу/тьсной последовательности оба D-триггер  обнулены, ключи 6 и 7 разомкнуты и к нходу подстраиваемого генератора 9 подаетс  напр жение только от регулируемого источника 10 напр жени . Собственна  частота подстраиваемого генератора 9 устанавливаетс  на средней частоте диапазона. Ид пькоде делител  1 частоты по.( тс  частота сигнала обратной св -зл. В случае, если входные импульсы имеют частоту, одинаковую с частотой сигнала обратной св зи, осущестнл етс  фазова  полтстройка ттих частот.. Длительность импульса догю.мнительного моновибратора 2 выОирлотс  равной длительности импульса мспювибратора 5, что позвол ет пол чить минимальное фазовое расхождение между входной частотой и частотоГ; ггодстраиваемого генератора 9. При большей частоте вх.олмых ммпульсов по сравнению с члстотои сигнала обратной св зи переход - .логического пул:, к логической единице инверсного выхода моновиГфатора включает первый О-тригг-ср ., (.г/н;
11
на его D-входе имеетс  логическа  единица. Переход от логической единицы к логическому нулю на пр мом выходе дополнительного моновибратора 2 приводит в исходное состо ние первый D-триггер 3. В течение времени включенного состо ни  первого D-триггера ключ 6 замкнут, им измен етс  1апр жение на выходе фильтра 8 нижних частот таким образом, чтобы повысить частоту подстраиваемого генератора 9 и частоту сигнала обратной св зи на выходе делител  1 частоты. В результате чего врем  включени  первого D-триггера сокращаетс  и частота подстраиваемого генератора 9 становитс  рапной входноГ частоте. При меньшей частоте входных импульсов по срапнг нию с частотой сигнала обратной св зи переход от логического нул  в логическую единицу инверсного вькода дополнительного моновибратора 2 включает второй D-триггер 4, если па его П-входе имеетс  высокий потенциал. Переход от логической единииы в логический нуль на пр мом выходе моиовибратора 5 приводит второй R-триггер i
25784
в начальное состо ние. Н течение времени включенного состо ни  второго D-триггера 4 ключ 7 замкнут и напр жение на выходе ф пьтра нижних часс тот стремитс  понизить частоту подстраиваемого генератора 9 и частоту сигнала обратной св зи на выходе делител  1 частоты. В результате чего врем  включе11 1Я второго D-триггсра (О сокращаетс  и частота подстраиваемого генератора 9 становитс  равной входной частоте.
В случае отсутстви  импульсов во )5 входной импульсной последователь 1ости не включаетс  моновибратор 5 и состо ние D-триггеров 3 и 4 не измен етс , следовательно не измен етс  и частота подстраиваемого генератора 9, 2Q при дополнительных импульсах во входной импульсной последовательности моновибратор 5 также не включаетс  и частота подстраиваемого генератора 9 не измен етс .
5 Признано изобретением по результатам экспертизы, осуп(ествлснной Ведомством по изобретательству Народной Республики Болгарии.

Claims (1)

  1. УСТРОЙСТВО ЦИФРОВОЙ ФАЗОВОЙ АВТОПОДСТРОЙКИ ЧАСТОТЫ, содержащее моновибратор, фазовый компаратор, выходы которого через соответствующие ключи подключены к последовательно соединенным фильтру нижних частот и подстраиваемому генератору, выход которого подключен к входу делителя частоты, отличающееся тем, что фазовьгй компаратор выполнен в виде первого и второго D-триггеров, D- и R-входы каждого D-триггера объединены, прямой выход моновибратора подключен к D-входу второго D-триггера, а ин’ рсный - к С-входу первого D-три ера, между выходом делителя частоты и D-входом первого D-триггера включен дополнительный мо- . новибратор, инверсный выход которого соединен с С-входом второго D-триггера, а прямой - с D-входом первого D-триггера, при этом выходами фазового компаратора являются прямой выход первого и инверсный выход второго D-триггеров.
    >
    t
SU827772528A 1981-06-30 1982-06-30 Устройство цифровой фазовой автоподстройки частоты SU1112578A1 (ru)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
BG8152682A BG32402A1 (en) 1981-06-30 1981-06-30 A device for digital phase synchronization

Publications (1)

Publication Number Publication Date
SU1112578A1 true SU1112578A1 (ru) 1984-09-07

Family

ID=3909358

Family Applications (1)

Application Number Title Priority Date Filing Date
SU827772528A SU1112578A1 (ru) 1981-06-30 1982-06-30 Устройство цифровой фазовой автоподстройки частоты

Country Status (3)

Country Link
BG (1) BG32402A1 (ru)
CS (1) CS245739B1 (ru)
SU (1) SU1112578A1 (ru)

Also Published As

Publication number Publication date
BG32402A1 (en) 1982-12-15
CS245739B1 (cs) 1986-10-16

Similar Documents

Publication Publication Date Title
US5530383A (en) Method and apparatus for a frequency detection circuit for use in a phase locked loop
US4114110A (en) Frequency synthesizer
US4354124A (en) Digital phase comparator circuit
US4017801A (en) Low frequency triangular waveform generator
US4972446A (en) Voltage controlled oscillator using dual modulus divider
SU1112578A1 (ru) Устройство цифровой фазовой автоподстройки частоты
GB1601068A (en) Frequency indicating circuit
US3721904A (en) Frequency divider
KR19980078445A (ko) 주파수 발생장치
SU1305846A1 (ru) Цифровой синтезатор частоты
SU661715A1 (ru) Синтезатор сетки частот
SU1427546A1 (ru) Частотно-модулированный кварцевый генератор
JP2876797B2 (ja) 位相同期回路
SU660296A1 (ru) Устройство дл передачи четырехпозиционного частотноманипулированного сигнала с непрерывной фазой
RU2106060C1 (ru) Синтезатор частот
GB1588906A (en) Frequency synthesizer
SU907506A2 (ru) Генератор калиброванных интервалов времени
SU819975A1 (ru) Устройство дл синхронизации фаздВуХ гЕНЕРАТОРОВ
JPS5464956A (en) Pll circuit
SU1197073A2 (ru) Цифровой синтезатор частот
SU915240A1 (ru) Синтезатор частот 1
RU1826131C (ru) Синхронизируемый генератор
SU1403367A1 (ru) Цифровой синтезатор частот
SU847497A1 (ru) Управл емый генератор импульсов
JPH07154252A (ja) 位相同期回路