SU1111259A1 - Адаптивное дуплексное устройство дл передачи и приема фазоманипулированных сигналов - Google Patents

Description

11 Изобретение относитс  к электро св зи и может быть использовано в системах дл  передачи информации с фазовой модул цией. Известно устройство дЛ  дуапексной передачи данных, вьтолненное в виде эквивалентной мостовой схемы, где в одну диагональ моста включен передатчик, а в другую -приемник tl В этом устройстве разделение сигналов передатчика и приемника возмож но при идеально-сбалансированных сопротивлени х плеч мостовой . Из-за разброса параметров коммутируе мого канала св зи не удаетс  полностью сбалансировать мостовую схему , поэтому сигналы собственного передатчика проникают в приемник, снижа  помехоустойчивость последнего , что  вл етс  недостатком устройст .ва. Наиболее близким к изобретению  вл етс  адаптивное дуплексное устройство дл  передачи и приема фазоманипулированнмх сигналов, содержащее источник сообщени , информационный выход которого соединен с входом кодера, выход которого соединен с входом передатчика, выход которого подключен к входу входного согласующего блока, выход которого соединен с первым входом вычитатател , и приемник, выход которого подключен к входу получател  сообщени  t23. Однако это устройство обладает недостаточной скоростью передачи. Цель изобретени  - повышение скорости передачи. Поставленна  цель достигаетс  тем что в адаптивное дуплексное устройст во дл  передачи и приема фазоманипул рованных сигналов, содержащее источник сообщени , информационный выход JKOToporo соединен с входом кодера, (выход которого соединен с входом пер датчика, выход которого подключен тс входу входного согласующего блока, выход которого соединен с первым входом вычитател , и приемник, выход которого подключен к входу получател  сообщени , введены первый и второй накопители, сумматор и ключ, выход которого соединен с первым входом второго накопител , выход которо го подключен к первому входу сумматора , второй вход которого соединен с выходом вычитател , первый вход которого соединен с первым входом перного накопител , второй вход которого подключен к выходу кодера и к второму входу второго накопител , выход сумматора подключен к входу приемника и к первому входу ключа , второй вход которого соединен с управл ющим выходом источника сообщени , выход первого накопител  соединен с вторьм входом вычитател , причем первый и второй накопители содержат первые коммутаторы, линии задержки и вторые коммутаторы, первые входы которьк подключены к выходам соответствукндих линий задержки , входы которых соединены с выходами первых коммутаторов, вторые входы которых соединены с вторыми входами вторых коммутаторов и  вл ютс  вторыми входами первого и второго накопителей, первыми входами которых  вд тютс  первые входы первых коммутаторов, а выходами первого и второго накопителей  вл ютс  выходы вторых коммутаторов. На чертеже изображена структурна  электрическа  схема предлагаемого устройства. Устройство содержит передатчик 1, вычитатель 2, приемник 3, кодер 4, входной согласующий блок 5, первый накопитель 6, сумматор 7, ключ 8, второй накопитель 9, источник 10 сообщени , получатель 11 сообщени , первые коммутаторы 12, вторые коммутаторы 13, линии 14 задержки. Устройство работает следующим образом. Поток логических нулей и единиц преобразуетс  в кодере 4 в перекодированный сигнал, при этом три двоичные символа преобразуютс  в соответствующие два символа троичной системы счислени  (Ь Ь. а) Ч€{0,1} ,1,2|. В соответствии с каждым символом а передатчик 1 формирует фазоманипулированный сигнал по закону nv (t)noCost(D)p (t-ti) , (1) где (й - частота гармонического колебани ; t - текущий момент времени; Ч - начальнай фаза передатчика; Ц - i-й временной ичтервал формировани  ФМ сигнала. Сигнал с выхода передатчика 1 поступает в канал св зи и одновременно во входной согласующий блок 5, в котором производитс  преобразова311

ние поступающего сигнала к удобному виду дл  дальнейшей обработки. Сигнал с выхода входного согласующего блока 5 поступает одновременно на один из входов вычитател  2 и на первый вход первого накопител  6. Первый накопитель 6 производит запоминание входной информации, при этом его коммутатор 12 коммутирует поступающие сигналы на одну из линий 14 задержки в соответствии с величиной а. ТАким образом, если то первый коммутатор 12 подключает выход входного согласующего блока 5 к входу одной линии 14 задержки, а второй коммутатор 13 подключает выход одной линии 14 задержки к входу вычитател  2. Таким образом , в одной линии 14 задержки всегда будет хранитьс  образец передаваемого сигнала ), в другой линии 14 задержки - образец n(t), в последующей линии 14 задержки - nj(t) . В случае передачи очередного символа сигнал собственного передатчика 1 на первом входе вычитател  2 равен

. (t)n oo9ta ( ), . (2) По сигналу О; 0 подключаетс  выход первой линии 14 задержки и на второй вход вычитател  2 выводитс  содержимое одной линии 14 задержки, хран щеес  до этого момента

n(t)(0 (t-tO + ltfil. (3)

- Таким образом, на выходе вычитател  2 результирующее значение равно (t)n-i.K (t)-n(t)0. Так компенсируетс  сигнал собственного передатчика , а вместо прежнего значени  n(t), которое хранилось в одной линии 14 задержки, вводитс  новое зна чение ,{t). Новое значение п, (t) хранитьс  в одной линии 14 задержки до передачи очередного символа и т.д. Так как сигналы собственного передатчика Т n(t) вз ты непосредственно из канала св зи, то n(t) в конечном счете определ етс  входными параметрами Zg,x(t) канала св зи. Параметры Z(t) можно считать посто нными относительно двух передаваемых символов а и а , поэтому производитс  полна  компенсаци  сигналов собственного передатчика 1 независимо от параметров канала св зи, а устройство адаптируетс  под параметры Zg (t) . Естественно, что перед началом работы предлагаемое устройст4

во необходимо обучить под параметры канала св зи, которое заключаетс  в том, что кодер 4 по сигналу от оконечного оборудовани  данных выдает поочередно символы а,, а, а и вводитс  по соответствующим сигналам а в соответствующие линии 14 задержки. Принимаемый сигнал в момент обучени  должен отсутствовать, при этом лиНИИ 14 задержки накопител  9 в нсмент обучени  обнул ютс . Обнуление перечисленных линий 14 задержки накопител  ,производитс  с помощью ключа 8 путем передачи нул  на первый вход

коммутатора 12 накопител  9.

Работа предлагаемого устройства в случае присутстви  принимаемого сигнала.

Пусть на противоположной стороне

имеетс  аналогичный кодер 4 и передатчик 1, формирующий фазоманипулированный сигнал«

Li(t)V cosi:o « (t-t) ЭГ ,

(4)

где Vg- амплитуда передаваемого сигнала; { - начальна  фаза передатчика 1

противоположной стороны; (3. сигнал на выходе кодера противоположной стороны. В общем случае a(t) Ci(t+At), . .где & t - временной сдвиг между двум  последовательност ми на выходе собственного кодера 4 и кодера противоположной стороны 0.. ПрИ ЗТОМ

сдвиг it между а. и С не оказывает вли ни  на работоспособность предлагаемого устройства. Дп  по снени  работы разобьем принимаемый сигнал на отрезки длительностью Т, совпадающие

с передаваемыми символами а-; . Таким образом, принимаемый сигнал можно представить отрезками S сигналов, начало и окончание которых совпадает

с началом и окончанием символов ана входе собственного передатчика, а принимаемый сигнал после окончани  обучени  представитс  как S,, Sg, Sg, ..., S, ..., S. Дл  принимаемого сигнала временной интервал вз т , так как до этого момента шло обучение устройства и принимаемый сигнал отсутствовал.

Сигнал на выходе входного согласующего блока 5 представл етс  суммой двух сигналов: передаваемого n;(t) и принимаемого ), поэтому

M-Jt)t4(t)+Si(t), (5)

Claims (1)

1. АДАПТИВНОЕ ДУПЛЕКСНОЕ УСТРОЙСТВО ДЛЯ ПЕРЕДАЧИ И ПРИЕМА ФАЗОМАНИПУЛИРОВАННЫХ СИГНАЛОВ, содержащее источник сообщения, информационный выход которого соединен с входом кодера, выход которого соединен с входом передатчика, выход которого подключен К входу входного согласующего блока, выход которого соединен с первым входом вычитателя, и приемник, выход которого подключен к входу получателя сообщения, отличающее с я тем, что, с целью повышения скорости передачи,в устройство введены первый и второй на- копители, сумматор и ключ, выход которого соединен с первым входом второго накопителя, выход которого подключен к первому входу сумматора, второй вход которого соединен с выходом вычитателя, первый вход которого соединен с первым входом первого накопителя, второй вход которого подключен к выходу кодера и к второму входу второго накопителя, выход сумматора подключен к входу приемника и к первому входу ключа, второй вход которого соединен с управляющим выходом источника сообщения, выход первого накопителя соединен с вторым входом вычитателя, причем первый и второй накопители содержат первые коммутаторы, линии задержки и вторые коммутаторы, первые входы которых подключены к выходам соответствующих линий задержки, входы которых соединены с выходами первых коммутаторов,' вторые входы которых соединены с вторыми входами вторых коммутатордв и являются вторьми входами первого и второго накопителей, первыми входами которых являются первые входы первых коммутаторов, а выходами пер-* вого и второго накопителей являются выходы вторых коммутаторов..

   1 11259