SU1107155A1

SU1107155A1 - Radio signal simulator

Info

Publication number: SU1107155A1
Application number: SU833582715A
Authority: SU
Inventors: Александр Петрович Земляков; Борис Иванович Ефимов
Original assignee: Предприятие П/Я В-2203
Priority date: 1983-04-21
Filing date: 1983-04-21
Publication date: 1984-08-07

Abstract

ИМИТАТОР РАДИОСИГНАЛОВ, содержащий задающий генератор, выход которого св зан с первыми входами формировател последовательностей импульсов, первые выходы которого св заны с входами формирователей сигналов, выходы которых св заны с входами фильтра, выход которого св зан с выходным блоком, отличающийс тем, что, с целью более эффективной подготовки операторов к работе в реальных услови х , он имеет узел регулировки числа импульсов , узел синхронизации и формирователь управл ющих сигналов, первый вход которого св зан дополнительно с выходом задающего генератора, второй вход формировател управл ющих сигналов св зан с выходом узла синхронизации, входы которого св заны с вторыми выходами формировател последовательностей импульсов третий выход формировател последовательностей импульсов соединен с первым входом узла регулировки числа импульсов, вторые входы которого св заны с выходами формировател управл ющих сигналов, выход узла регулировки числа импульсов соединен с вторым входом формировател последовательностей импульсов.RADIO SIMULATOR IMITATOR, containing a master oscillator, the output of which is connected to the first inputs of a pulse trainer, the first outputs of which are connected to the inputs of signal conditioners, the outputs of which are connected to filter inputs, the output of which is associated with the purpose of more efficient training of operators for operation in real conditions, it has a pulse number adjustment node, a synchronization node and a driver of control signals, the first input of which is connected additionally the output of the master oscillator; the second input of the control signal generator is connected to the output of the synchronization node, whose inputs are connected to the second outputs of the pulse sequence generator; the third output of the pulse sequence generator is connected to the first input of the pulse number adjustment node, the second inputs of which are connected to the outputs of the control generator signals, the output of the pulse number control unit is connected to the second input of the pulse trainer.

Description

ел ел Изобретение относитс к устройствам, предназначенным дл операторов, работающих с аппаратурой, обеспечиваю 11,ей безопасное вождение транспортных средств, таких как самолеты, корабли и т.н., на которых используетс радионавигационна аппаратура, позвол юща определ ть местоположение объекта по прини.маемым сигналам станции ради.онавигационных систем . Известен имитатор радиосигналов, содержащий задающий генератор, соединенный с формировател ми сигналов и формирователей последовательностей импульсов, подключенным к входам формирователей сигналов, выходы которых через фильтр соединены с выходным устройством, в качестве которого может быть аттенюатор сигналов, усилитель, блок изменени свойст з радиоканала, к которому через аттенюатор присоединен генератор флуктуационных помех 1 . Недостатком известного устройства вл етс невысока эффективность подготовки операторов к работе в реальных услови х . Цель изобретени - повышение эффективности подготовки операторов к работе в реальных услови х. Указанна цель достигаетс тем, что имитатор радиосигналов, содержащий задающий генератор, выход которого св зан с первыми входами формировател последовательностей импульсов, первые выходы которого св заны с входами формирователей сигналов, выходы формирователей сигналов св заны с входами фильтра, выход которого св зан с выходным блоком, имеет узел регулировки числа импульсов, узел синхронизации и формирователь управл ющих сигналов, первый вход которого св зан дополнительно с выходом задающего генератора, второй вход формировател управл ющих сигналов св зан с выходом узла синхронизации, входы которого св заны с вторыми выходами формировател последовательностей импульсов, третий выход формировател последовательностей импульсов соединен с первым входом узла регулировки числа импульсов, вторые входы которого св заны с выходами формировател управл ющих сигналов, быход узла регулировки числа импульсов соединен с вторым входом формировател последовательностей импульсов. На фиг. 1 приведена функциональна схема предлагаемого устройства; на фиг. 2 и 3 - варианты выполнени схем отдельных узлов. Устройство содержит задающий генератор 1, формирователь 2 последовательностей импульсов, делители 3 частоты на счетчиках , разр ды 4 делителей частоты; дещифраторы 5, формирователь 6 сигналов, фильтр 7,выходной блок 8, узел 9 регулировки числа импульсов, формирователь 10 управл ющих сигналов, узел 11 синхронизации, делитель 12 частоты на триггерах, логические схемы И 13, логическую схему ИЛИ 14; дещифратор 15, логическую схему И 16, формирователь 17 кодов, преобразователь 18 код-интервал времени. В предлагаемом устройстве задающий генератор 1 соединен с формирователем 2, состо щим из делителей 3 частоты, разр ды 4 которых соединены последовательно, и дешифраторов 5. Выходы формировател 2 соединены с формировател ми 6 сигналов, и далее через фильтр 7 с выходным блоком 8.Узел 9 регулировки числа импульсов включен во входную цепь одного из разр дов делител 3 частоты. Управл ющие входы узла 9 соединены с формирователем 10 управл ющих сигналов, который соединен с разр дами делител 3 частоты через узел 11 синхронизации. Формирователь 10 управл ющих сигналов состоит из делител - счетчика 12 и логических схем И 13. Узел 9 регулировки числа и.мпульсов состоит из логических схем 13 и 14, но может быть выполнен и в виде логической схемы И 13. Формирователь 10 управл ющих сигналов может состо ть из делител 12, дещифратора 15 или реализуетс в виде формировател 17 кодов и преобразовател 18 кодинтервал времени. Работа устройства происходит следующим образом. Периодический опорный сигнал с задающего генератора 1 поступает на формирователь 2 последовательностей импульсов, в котором частота его делитс до требуемого значени в делител х 3 на счетчиках с двоичными и двоично-дес тичными разр дами 4, а число импульсов и их взаимное временное положение относительно друг друга задаетс логическими схемами-дешифраторами 5, соединенными с разр дами 4 делителей 3 частоты. Выходные сигналы дешифраторов 5, вл ющиес выходными сигналами формировател 2 последовательностей импульсов, поступают на формирователи б сигналов, которые при поступлении входного импульса формируют выходной радиоимпульсный сигнал, при этом формирователь 6сигналов вл етс фактически преобразователем формы сигнала и может быть как аналогового типа, так и цифрового. Сформированные радиоимпульсные сигналы с формирователей 6 подаютс через фильтр 7на выходной блок 8, где устанавливаетс требуемый уровень сигналов (с помощью усилителей или аттенюаторов), они смешиваютс с сигналами помех (флуктуационных , узкополосных), формируемых внещними устройствами и т. п. Сформированный таким образом выходной сигнал поступаетThe invention relates to devices designed for operators working with equipment, providing 11, her safe driving of vehicles, such as airplanes, ships, and so on, which use radio navigation equipment, allowing to determine the location of the object by reception. signals from the station of radio navigation systems. A radio signal simulator is known, comprising a master oscillator connected to a signal conditioner and pulse sequence generators connected to the input of the signal conditioner, the outputs of which are connected to an output device through a filter, which can be a signal attenuator, an amplifier, a radio channel property change block, to which a fluctuation noise generator 1 is connected through an attenuator. A disadvantage of the known device is the low efficiency of preparing operators for work in real conditions. The purpose of the invention is to increase the efficiency of training operators to work in real conditions. This goal is achieved by the fact that a radio signal simulator containing a master oscillator, the output of which is connected to the first inputs of the pulse trainer, the first outputs of which are connected to the inputs of the signal conditioners, the outputs of the signal conditioners are connected to the filter inputs, which output is connected to the output unit has a node for adjusting the number of pulses, a synchronization node and a driver of control signals, the first input of which is additionally connected to the output of the master oscillator, the second input of the formulas the control signal bodies are connected to the output of the synchronization node, whose inputs are connected to the second outputs of the pulse trainer, the third output of the pulse trainer is connected to the first input of the pulse number control node, the second inputs of which are connected to the outputs of the driver of the control signals, node bypass adjusting the number of pulses connected to the second input of the pulse shaper. FIG. 1 shows a functional diagram of the proposed device; in fig. 2 and 3 are embodiments of the schemes of individual nodes. The device contains a master oscillator 1, a driver of 2 pulse sequences, dividers 3 frequencies on counters, bits 4 frequency dividers; Deflectors 5, shaper 6 signals, filter 7, output unit 8, node 9 for adjusting the number of pulses, shaper 10 control signals, node 11 synchronization, frequency divider 12 on triggers, logic circuits AND 13, logic OR 14; the decipheror 15, the logic And 16, the driver 17 codes, the Converter 18 code-interval time. In the proposed device, the master oscillator 1 is connected to the driver 2, consisting of 3 frequency dividers, bits 4 of which are connected in series, and decoders 5. The outputs of the driver 2 are connected to the signal generator 6, and then through the filter 7 to the output unit 8. The node 9 adjustment of the number of pulses is included in the input circuit of one of the bits of the divider 3 frequency. The control inputs of the node 9 are connected to the driver of the control signals 10, which is connected to the bits of the frequency divider 3 through the node 11 of the synchronization. The control signal generator 10 consists of the splitter counter 12 and the AND 13 logic circuits. The node 9 for adjusting the number of pulses consists of the logic circuits 13 and 14, but it can also be executed as the logic circuit 13. The control signal shaper 10 can consist of a divider 12, a descrambler 15 or is implemented in the form of a generator of 17 codes and a converter 18 of a code time interval. The operation of the device is as follows. Periodic reference signal from master oscillator 1 is fed to shaper 2 pulse sequences, in which its frequency is divided to the required value in dividers 3 on counters with binary and binary-decimal bits 4, and the number of pulses and their mutual temporary position relative to each other set by logic-decoders 5, connected to the bits of 4 dividers 3 frequencies. The output signals of the decoders 5, which are the output signals of the generator of 2 sequences of pulses, are fed to the formers of b signals, which, when an input pulse arrives, form the output radio pulse signal, while the shaper of the 6 signals is actually a signal waveform converter and can be either analog type or digital . The generated radio pulse signals from the formers 6 are fed through a filter 7 to the output block 8, where the required level of the signals is set (using amplifiers or attenuators), they are mixed with interference signals (fluctuation, narrowband) generated by outdoor devices, etc. The output signal thus formed signal arrives

на выход (выходной разъем), откуда поступает на испытываемую аппаратуру или на рабочее место оператора.to the output (output connector), from where it goes to the equipment under test or to the operator’s workplace.

В рассмотренном случае формировани сигналы повтор ютс с периодом, определ емым коэффициентом делени делителей 3 частоты. Текущее значение временного положени импульсных сигналов в цикле работы и число импульсов определ етс дешифраторами 5. Взаимное временное положение групп сигналов, формируемых соответствующими функциональными группами узлов делитель 3 - дешифратор 5, определ етс начальными услови ми работы делителей 3, устанавливаемых оператором.In the considered case of formation, the signals are repeated with a period determined by the division factor of 3 frequency dividers. The current value of the temporal position of the pulse signals in the work cycle and the number of pulses is determined by the decoders 5. The mutual temporal position of the groups of signals formed by the corresponding functional groups of nodes divider 3 - decoder 5 is determined by the initial conditions of operation of dividers 3 set by the operator.

При формировании сигналов с периодически измен ющимс относительно текущего значени временным положением на узел регулировки числа импульсов поступают управл ющие импульсные сигналы с формировател 10, на который подаютс сигналы с делител 3 частоты через узел 11 синхронизации.When generating signals with a temporal position periodically varying relative to the current value, the control pulse signals from the driver 10 are fed to the pulse number adjustment unit, from which the frequency divider 3 is supplied through the synchronization unit 11.

Если с формировател 10 подаетс р д (а) импульсных сигналов на запрет (подстановку ) импульса, то во входном сигнале р зр да 4 делител 3 частоты оказываетс запрещенным (дополнительно подставленным ) соответствующее число (а) импульсов, следовательно выходной сигнал делител 3 частоты формируетс с задержкой (опережением ) на врем а-Тбх, где Тех- период входного сигнала разр да 4 делител 3 частоты , во входную цепь которого включен узел 8, т.е. временное положение формируемого делител 3 и дешифратором 5 сигнала измен етс относительно стандартного текущего значени на величину аТвх , соответствующую числу импульсов управлени .If a pulse (pulse) signal is given from the imaging unit 10 to inhibit (substitution) a pulse, then in the input signal of the order 4 splitter 3 frequencies it is forbidden (additionally substituted) the corresponding number (a) of pulses, therefore the output signal of the splitter 3 frequencies is generated with a delay (advance) at time a-Tbh, where the Tech- period of the input signal of discharge 4 is a divider 3 frequencies, in the input circuit of which node 8 is included, i.e. the temporal position of the divider 3 being formed and the signal decoder 5 is changed relative to the standard current value by the value of tBh corresponding to the number of control pulses.

При поочередном запрете и подстановке импульсов временное положение формируемого сигнала последовательно смещаетс на заданную величину в сторону отставани и опережени относительно стандартного текущего значени . С формировател 10 управл ющих сигналов на узел 9 поступают импульсы команд на запрет (подстановку) импульсов, с помощью узла 11 синхронизации осуществл етс прив зка по времени импульсов команд к сигнальным импульсам во входной цепи разр да делител , проход щим через узел 9.With the prohibition and substitution of pulses in turn, the temporal position of the generated signal is sequentially shifted by a specified amount in the direction of lagging and advancing relative to the standard current value. The generator 10 of the control signals to the node 9 receives impulses of commands to prohibit (substitution) of the pulses, using the synchronization node 11, the command pulses are timed to signal pulses in the input circuit of the splitter through the node 9.

Формирователь 10 управл ющих сигналов строитс на делителе 12 частоты и логических схемах И 13. Узел 11 синхронизации обеспечивает синхронизацию сигналов управлени формировател 10, строитс на логических схемах (И, ИЛИ, НЕ и т.н.) и представл ет собой в общем случае дешифратор , соединенный с разр да.ми 4 делител 3 частоты формировател 2 последовательностей импульсов.Control signal generator 10 is built on frequency divider 12 and AND 13 logic circuits. Synchronization node 11 provides synchronization of control signals from driver 10, builds on logic circuits (AND, OR, NOT and so-called) and in the general case is a decoder connected to bits. 4 dividers 3 frequencies of the former 2 sequences of pulses.

В зависимости от требуемого характера изменени временного положени формируемого сигнала используетс та или ина структура узла 9 регулировки числа импульсов. При изменении временного положени импульсов только в сторону отставани по отношению к текущему положению число импульсов во входном сигнале разр да делител частоты должно быть уменьшено, т.е. в этом случае в узле 9 регулировки числа импульсов используетс логическа схема И 13, (схема запрета, совпаден и ), на управл ющий вход которой подаетс запрещающий сигнал от формировател 10 управл ющих сигналов, синхронизированный с импульсами в цеп х делител частоты с помощью узла 11 синхронизации.Depending on the desired nature of the change in the temporal position of the generated signal, one or the other structure of the pulse number adjustment unit 9 is used. When changing the temporal position of the pulses only in the direction of the lag in relation to the current position, the number of pulses in the input signal of the bit of the frequency divider should be reduced, i.e. in this case, the AND 13 logic circuit is used in the pulse number adjustment unit 9 (the inhibitor circuit is the same and), the control input of which is provided with the inhibit signal from the control signal generator 10, synchronized with the pulses in the frequency divider circuit using node 11 sync.

При уменьшении временного положени импульсов только в сторону опережени по отношению к текущему положению, число импульсов во входном сигнале разр да делител частоты должно быть увеличено, т.е. в этом случае в узле 9 регулировки числа импульсов используетс логическа схема ИЛИ 14, на второй вход которой подаютс импульсы от формировател 10 управл ю цих сигналов, они подставл ютс в промежуток между входными импульсами разр .аа 4 делител , и таким образом, число входных импульсов разр да 4 делител -счетчика возрастает, цикл работы делител сокращаетс на соответствующую величину, a-Tji, где а - число до11ОЛ)ительных импульсов .When reducing the temporal position of the pulses only in the direction of advance with respect to the current position, the number of pulses in the input signal of the bit of the frequency divider should be increased, i.e. In this case, in the node 9 for adjusting the number of pulses, the logic circuit OR 14 is used, the second input of which is pulsed from the driver 10 of the control signals, they are inserted into the interval between the input pulses of the discharge aa 4 divider, and thus the number of input pulses The bit 4 of the splitter counter increases, the cycle of the splitter is shortened by the appropriate value, a-Tji, where a is the number of up to 11OL) output pulses.

При изменении временного положени импульсов в обе стороны относительно текущего положени узел 9 регулировки числа импульсов содержит как логические схемы И 13, обеспечивающие запрет входных счетных импульсов, так и логические схемы ИЛИ 14, с помощью которых осуществл етс подстановка дополнительных импульсов.When changing the temporal position of the pulses in both directions relative to the current position, the node 9 for adjusting the number of pulses contains both logic circuits AND 13, which prohibit the input counting pulses, and logic circuits OR 14, by means of which additional impulses are substituted.

Формирователь iO управл ющих си|-налов обеспечивает формирование импульсов управлени дл узла 9 регулировки числа импульсов, его структура зависит от требуемого закона изменени времепного положени . Например, в случае простого периодического закона пзменени временного положени формируемых сигналов формирователь 10 может быть выполнен на триггерах и логических схемах в виде делнтел 12 частоты с заданпым коэффициентом делени и дешифратора (фиг. 1). Пр этом период изменени временного положени сигнала определ етс (1м входного сигнала формировате.) 0 п ко- Ьфиц.чентом К делени делител 12 частоты, т.е. .The shaper iO of the control si-channels provides for the formation of control pulses for the node 9 for adjusting the number of pulses, its structure depends on the required law of time variation. For example, in the case of a simple periodic law of temporal positioning of the generated signals, the driver 10 can be executed on triggers and logic circuits in the form of a frequency divider 12 with a given division factor and a decoder (Fig. 1). Previously, the period of change in the temporal position of the signal is determined (1m of the input signal is formed). 0 n by the fictitious K division of the frequency divider 12, i.e. .

В этом случае узел 1 синхронизации может быть выполнен в впл.е дешифратора, соединенного с разр дами 4 делител 3 частоты формировател 2. Узел 9 регулировки числа импульсов в этом случае выпо,лн етс в виде логических схем И 13, ИЛИ 14, включенных последователь} о во входной цепиIn this case, the synchronization node 1 can be performed in the decoder interconnected with bits 4 of the divider 3 of the frequency of the driver 2. In this case, the node 9 for adjusting the number of pulses is output in the form of AND 13, OR 14 logic circuits } o in the input circuit

одного из р зр дов 4 делител 3 частоты формировател 2 последовательности импульсов (фиг. 1).one of the series of problems 4 splitter 3 frequency shaper 2 pulse sequence (Fig. 1).

В случае периодического изменени временного положени формируемого сигнала на заданный интервал времени в сторону отставани формирователь 10 управл ющих сигналов может быть выполнен в виде делител 12 частоты или делител частоты с дешифратором 15 (фиг. 2). При этом делитель 12 частоты определ ет период управл ющего сигнала, а дешифратор 15 - длительность управл ющего импульса.In case of a periodic change in the temporal position of the formed signal for a given time interval in the direction of lag, the driver 10 of the control signals can be made in the form of a frequency divider 12 or a frequency divider with the decoder 15 (Fig. 2). In this case, the frequency divider 12 determines the period of the control signal, and the decoder 15 defines the duration of the control pulse.

Узел 11 синхронизации в виде дешифратора на логической схеме И 16 соедин ет в этом случае разр ды 4 делител 3 частоты формировани 2 с входом делител узла 10. Узел 9 в этом случае может быть реализован в виде схемы И 13 (совпадани ), на которую поступает сигнал с дещифратора 15 узла 10. При этом запрещаетс число импульсов п , где 3 - длительность импульса запрета, ТБХ - период запрещаемых импульсов - входных импульсов следующего разр да делител 3 частоты.The synchronization node 11 in the form of a decoder on the logic circuit AND 16 connects in this case bits 4 dividers 3 forming frequency 2 to the input of the splitter node 10. Node 9 in this case can be implemented as AND 13 (matching), which receives the signal from the decipheror 15 of the node 10. In this case, the number of pulses n is prohibited, where 3 is the duration of the inhibit pulse, TBH is the period of the forbidden pulses — the input pulses of the next digit of the divider 3 frequencies.

Если длительность импульса запрета измен етс по некоторому закону, то величина смещени временного положени формируемых сигналов также изм.ен етс в соответствии с этим законом. Задание тОго или иного требуемого закона обеспечиваетс структурой узла 10 и в общем виде она может быть представлена в виде соединени двух узлов формировател 17 числовых кодов и преобразовател 18 код-интервал времени , т.е. код-длительность импульса. Формирователь 17 кодов определ ет закон изменени кодов чисел, т.е. пор док следовани кодов, а преобразователь 18 обеспечивает формирование импульса управлени , длительность которого соответствует коду числа, подаваемому из формировател кодов . В качестве формировател - датчика кодов может быть использован, например, делитель-счетчик (двоичный, двоично-дес тичный ), в этом случае коды чисел измен ютс линейно в сторону возрастани или убывани , например от О до Kmai(oT К,даДО 0) если в качестве формировател кодов исполь зуетс реверсивный счетчик, то в случае реверсировани при переполнении разр дной сетки коды чисел измен ютс поочередно от О до КпвдИ от КтмДО О, если в качестве формировател 17 кодов используетс датчик случайных чисел (или генератор псевдослучайных чисел), то временное положение сигналов измен етс по случайному (псевдослучайному ) закону.If the duration of the inhibit pulse changes according to some law, then the amount of displacement of the temporal position of the generated signals is also measured in accordance with this law. The assignment of this or other required law is provided by the structure of node 10 and, in general, it can be represented as a combination of two nodes of the generator 17 of the numeric codes and the converter 18 of the code-time interval, i.e. code-pulse duration. The code generator 17 determines the law of variation of the number codes, i.e. the order of the codes, and the converter 18 provides for the formation of a control pulse, the duration of which corresponds to the number code supplied from the code generator. As a generator of sensor codes, for example, a divisor-counter (binary, binary-decimal) can be used, in this case the codes of numbers change linearly upwards or downwards, for example from O to Kmai (oT K, YesDO 0) if a reversible counter is used as a code generator, in the case of a reversal when the bit grid overflows, the number codes change alternately from O to KpvdI from KTMDO O, if a random number sensor (or a pseudo-random number generator) is used as a code generator 17, then time The signal position changes according to a random (pseudo-random) law.

На общую структуру устройства это принципиального вли ни не оказывает, но позвол ет расширить функциональные возможности устройства в части имитацииThis has no fundamental effect on the overall structure of the device, but it allows the device to expand its functionality in terms of simulation.

самых разнообразных вариантов сигналов.a variety of signal options.

Структура преобразовател код-интервал времени может быть различной, в простейшем случае это дешифратор в виде одной или нескольких логических схем И, ИЛИ в более сложных случа х - счетчик с пред варительной записью числа и др. Более сложные структуры узлов обеспечивают более сложные структуры формируемых сигналов. Все блоки устройства могут быть реализованы на стандартных узлах и элементах.The code-time converter structure can be different; in the simplest case, it is a decoder in the form of one or more AND and OR logic circuits in more complex cases — a counter with a pre-recorded number, etc. More complex node structures provide more complex structures of the generated signals . All units of the device can be implemented on standard nodes and elements.

2 Так, например, формирователи сигналов могут быть реализованы в виде генераторов ударного возбуждени с LC-контурами, на выходе которых формируетс радиоимпульсный сигнал при поступлении на вход видеоимпульсного сигнала, возможна реа0 лизаци в виде цифрового трансверсального фильтра на счетных или регистрах сдвига и логических схемах.2 Thus, for example, signal conditioners can be implemented as shock excitation generators with LC circuits, the output of which generates a radio pulse signal when a video pulse signal arrives at the input, it can be realized as a digital transversal filter on the counting or shift registers and logic circuits.

Фильтр 7, обеспечивающий пропускание составл ющих спектра полезного сигнала, подавл ющий и ослабл ющий паразитные составл ющие спектра, возникшие в процессе формировани , реализуетс в виде полосового фильтра на LC элементах или активных RC-фильтрах с заданной полосой пропускани .The filter 7, which provides the transmission of the spectral components of the useful signal, suppressing and attenuating the parasitic components of the spectrum that have arisen during the formation process, is implemented as a bandpass filter on LC elements or active RC filters with a given bandwidth.

Выходной блок, обеспечивает формирование сигналов заданного уровн , смешение различных сигналов и т.п., он реализуетс на усилител х, аттенюаторах, сумматорах сигналов, преобразовател х уров5 н и т.п., т.е. на широко известных элементах , реализаци которых технических трудностей не представл ет.The output block provides the formation of signals of a given level, the mixing of various signals, etc., it is implemented on amplifiers, attenuators, signal adders, level converters, etc., i.e. on well-known elements, the implementation of which is not a technical difficulty.

Эффективность предлагаемого устройства определ етс тем, что оно позвол ет имитировать радиоимпульсные сигналы, в то.м числе и сигналы, временное положение которых может измен тьс периодически по некоторому закону относительно текущего временного положени , это расшир ет возможности использовани имитатора как в процессе обучени операторов, так и в процессе испытани радиоаппаратуры и контрол ее параметров в услови х, максимально приближенных к реальным, позвол ет заменить натурные испытани в рабочей зоне радионавигационной системы испытани ми и обучением в лабораторныхThe effectiveness of the proposed device is determined by the fact that it makes it possible to imitate radio pulse signals, including signals whose temporal position can vary periodically according to some law relative to the current temporal position, this expands the possibilities of using the simulator as in the process of training operators in the process of testing radio equipment and monitoring its parameters in conditions as close as possible to real ones, it allows to replace field tests in the working area with radio navigation equipment systems for testing and teaching in laboratories

УСЛОВИЯХ.CONDITIONS.

/«/ "

/J/ J

ч ч h h

/г/ g

фиг.1figure 1

/ч /ч/ h / h

/ ч ч/ ч ч/ hh

ВыходOutput

От длона 11From length 11

1717

10ten

На лок 9On lock 9

фиг.Зfig.Z

Claims

A RADIO SIGNAL SIMULATOR, comprising a master oscillator, the output of which is connected to the first inputs of a pulse shaper, the first outputs of which are connected to the inputs of signal shapers, the outputs of which are connected to the inputs of a filter, the output of which is connected to an output unit, characterized in that, for the purpose of more efficient preparation operators to work in real conditions, it has a node for adjusting the number of pulses, a synchronization unit and a driver of control signals, the first input of which is additionally connected to the output the house of the master oscillator, the second input of the driver of the control signals is connected to the output of the synchronization unit, the inputs of which are connected to the second outputs of the pulse sequence generator, the third output of the pulse generator is connected to the first input of the unit for adjusting the number of pulses, the second inputs of which are connected to the outputs of the driver of control signals adjusting the number of pulses is connected to the second input of the pulse shaper.

>