СWITH
е I . Изобретение относитс к технике электросв зи и может использоватьс в системах передачи и приема дискрет ной информации. Известен приемник дискретной информации , содержащий исполнительный блок, демодул торы, блок фильтров, преобразователь сигналов, блок пам ти и блок управлени Л , Однако приемник имеет низкое качество приема дискретной информации. Наиболее близким к предлагаемому вл етс приемник дискретной информа , ции, содержащий демодул торы, выходы которых через соответствующие фильтры нижних частот подключены к первым входам испытательных блоков, вто рые входы -которых соединены с выходом блока преобразовани управл ющего сигнала во временной сдвиг, а выходы исполнительных блоков подключены к входам блока пам ти сигналов выход которого соединен с первым вхо дом умножител , второй вход и выход которого соединены соответственно с выходом блока пам ти коэффициентов, к входу которого подключен выход блока регулировани и с входом сумматора накопител , выход которого подключен к входу блока эталонов и ошибок, выход которого соединен с первым входом блока регулировани , к второму входу которого подключен выход блока пам ти коэффициентов, пр при этом входы демодул торов объеди нены 2J . Однако известный приемник имеет низкую помехоустойчивость при воз-, действии межсимвольных помех. Цель изобретени - повьшение помехоустойчивости при воздействии межсимвольных помех. Дл достижени поставленной цели в приемник дискретной информации, содержащий демодул торы, выходы кот рых через соответствующие фильтры нижних частот подключены к первым входам исполнительных блоков, вторы входы которых соединены с выходом блока преобразовани управл ющего сигнала во временной сдвиг, а выход исполнительных блоков подключены к входам блока пам ти сигналов, выход которого соединен с первым входом умножител , второй вход и выход кот рого соединены соответственно с вых дом блока пам ти коэффициентов, к входу которого подключен выход бло4 ка регулировани , и с входом сумматора-накопител , выход которого подключен к входу блока эталонов и ошибок , выход которого соединен с первым входом, блока регулировани , к второму входу которого подключен выход блока пам ти коэффициентов, при этом входы демодул торов объединены, введены последовательно соединенные блок весовых коэффициентов и сумматор , выход которого подключен к входу блока преобразовани управл ющего сигнала во временной сдвиг, причем выход блока пам ти коэффициентов соединен с входом блока весовых коэффициентов . На чертеже представлена структурна электрическа схема приемника. Приемник дискретной информации .содержит демодул торы 1, фильтры 2 НИЖНИХ частот, исполнительные блоки.| 3, блок 4 преобразовани управл ющего сигнала во временной сдвиг, блок 5 пам ти сигналов, блок 6 регулировани , блок 7 коэффициентов, умножитель 8, сумматор-накопитель 9, блок 10 эталонов и ошибок, блок 11 весовых коэффициентов и сумматор 12. Приемник работает следующим образом . Прин тый сигнал поступает на входы демодул торов t, С выходов демодул торов 1 синфазна и квадратурна компоненты демодулированного прин того сигнала по одинаковым цеп м, содержащим фильтры низкой частоты 2 и исполнительные блоки 3, поступают на входы блока 5 пам ти сигналов. Блоки 5-7, а также умножитель 8 и сумматор-накопитель 9 образуют корректор искажений, который формирует скорректированньй сигнал вида Ve-l:c«xe., п) П 1 где 4g - сигнал на выходе сумматоранакопител 9 в t-ньй момент времени, С - значени регулируемых коэффициентов; Х(е-п значений сигнала на входе сумматора-накопител 9 в (-ц)-ные моменты времени, N - эквивалентна длина образованного корректора искажений (объем блока 5 пам ти сигнала). С выхода сумматора-копител 9 скорректированный сигнал поступает на вход блока Ш эталонов и ошибок, формирующего сигнал ошибки скорректированного сигнала относительно эталонного значени . Сигнал ошибки поступает на вход блока 6 регулирова ни . Значени регулируемых коэффициентов запоминаютс в блоке 7 пам ти коэффициентов. На вход блока 11 весо вых коэффициентов поступают сигналы, пропорциональные значени м регулируе мых коэффициентов. На вход сумматора 12 с выхода блока 11 поступают сигналы , пропорциональные произведени м регулируемых коэффициентов и посто нных весовых коэффициентов. На выходе сумматора 12 формируетс управл ющий сигнал тактовой синхронизации , поступающий на вход блока (2) к - масштабный коэффициентJ -посто нные весовые коэффициенты , -регулируемые коэффициенты. Регулирование тактовой синхронизации продолжаетс до тех пор, пока управл ющий сигнал вида (2) не станет равным нулю, что соответствует минимальной потере корректирующей способности устройства на компенса- цию погрешности тактовой синхронизации . При таком взаимодействии систем приемника дискретной информации достигаетс возможность приема дискретной .информации с заданным качеством при передаче ее по каналам св зи с большими исходными межсимвольными искажени ми, например, по более длинным каналам или по каналам с большим числом переприемных участксгв, что увеличивает число каналов, которые могут быть использовагы дл передачи дискретной информации при заданном качестве приема. Таким образом,введенные блоки позвол ют значительно повысить ПОМР хоустойчивость при воздействии ме символьных помех.e i. The invention relates to telecommunications engineering and can be used in systems for transmitting and receiving discrete information. A discrete information receiver is known that contains an execution unit, demodulators, a filter unit, a signal converter, a memory unit, and a control unit L. However, the receiver has a poor quality of receiving discrete information. The closest to the present invention is a discrete information receiver, containing demodulators, the outputs of which through appropriate low-pass filters are connected to the first inputs of test units, the second inputs — which are connected to the output of the control signal conversion unit in the time shift, and the outputs blocks are connected to the inputs of the signal memory block whose output is connected to the first input of the multiplier, the second input and output of which are connected respectively to the output of the coefficient memory block, to the run of which is connected to the output of the control unit and to the input of the accumulator adder, the output of which is connected to the input of the block of standards and errors, the output of which is connected to the first input of the control unit, to the second input of which the output of the coefficient memory block is connected, while the inputs of demodulators are combined 2J. However, the known receiver has a low noise immunity at the effect of intersymbol interference. The purpose of the invention is to increase noise immunity when exposed to intersymbol interference. To achieve this goal, a discrete information receiver containing demodulators whose outputs are connected to the first inputs of execution units through corresponding low-pass filters, the second inputs of which are connected to the output of the control signal converting unit into a time shift, and the output of execution units connected to inputs the signal storage unit, the output of which is connected to the first input of the multiplier, the second input and output of which are connected respectively to the output of the coefficient memory, to the input of which The output of the control unit is connected, and with the input of the accumulator adder, the output of which is connected to the input of the block of standards and errors, the output of which is connected to the first input, of the control unit, to the second input of which the output of the memory block of the coefficients is connected, while the inputs of the demodulators are combined , a series-connected weighting factor block and an adder, the output of which is connected to the input of the control signal-to-time conversion block, are inserted, with the output of the coefficient memory block connected to the input of the ovyh coefficients. The drawing shows a structural electrical circuit of the receiver. The receiver of discrete information. Contains demodulators 1, filters 2 LOWER frequencies, executive units. | 3, a control signal-to-time shift unit 4, a signal memory unit 5, an adjustment unit 6, a coefficient unit 7, a multiplier 8, an accumulator 9, a unit of 10 standards and errors, a weight unit 11 and an adder 12. The receiver works in the following way . The received signal is fed to the inputs of demodulators t, From the outputs of demodulators 1, the in-phase and quadrature components of the demodulated received signal follow identical circuits containing low-frequency filters 2 and execution units 3, are fed to the inputs of block 5 of the signal memory. Blocks 5-7, as well as the multiplier 8 and the accumulator-accumulator 9 form a distortion corrector, which forms a correction signal of the form Ve-l: c “xe., P) P 1 where 4g is the signal at the output of the accumulator 9 at the t-ny moment of time , С - values of adjustable coefficients; X (еp values of the signal at the input of the accumulator adder 9 at (-c) time points, N is equivalent to the length of the distortion corrector formed (the volume of the signal memory block 5). From the output of the accumulator adder 9, the corrected signal goes to the input the block of W standards and errors forming the error signal of the corrected signal relative to the reference value. The error signal is fed to the input of the control unit 6. The values of the adjustable coefficients are stored in the coefficient memory block 7. The input weighting coefficients block 11 The signals are proportional to the values of the adjustable coefficients. The input of the adder 12 from the output of block 11 receives signals proportional to the products of the adjustable coefficients and constant weighting coefficients. At the output of the adder 12 a clock synchronization control signal is input to the unit (2) k - scale factor J - constant weights, - adjustable coefficients. The regulation of clock synchronization continues until a control signal of the form (2) becomes equal to zero, which corresponds to the minimum loss of the device correction ability to compensate for the clock synchronization error. With such interaction of discrete information receiver systems, it is possible to receive discrete information with a given quality when transmitting it via communication channels with large initial intersymbol distortions, for example, over longer channels or through channels with a large number of receivers, which can be used to transmit discrete information for a given reception quality. Thus, the introduced blocks allow a significant increase in PMOC tolerance when exposed to symbolic interference.