SU1104581A1 - Reading amplifier - Google Patents

Reading amplifier Download PDF

Info

Publication number
SU1104581A1
SU1104581A1 SU833586482A SU3586482A SU1104581A1 SU 1104581 A1 SU1104581 A1 SU 1104581A1 SU 833586482 A SU833586482 A SU 833586482A SU 3586482 A SU3586482 A SU 3586482A SU 1104581 A1 SU1104581 A1 SU 1104581A1
Authority
SU
USSR - Soviet Union
Prior art keywords
transistor
resistor
base
output
control
Prior art date
Application number
SU833586482A
Other languages
Russian (ru)
Inventor
Игорь Владимирович Черняк
Александр Семенович Попель
Original Assignee
Организация П/Я А-3106
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Организация П/Я А-3106 filed Critical Организация П/Я А-3106
Priority to SU833586482A priority Critical patent/SU1104581A1/en
Application granted granted Critical
Publication of SU1104581A1 publication Critical patent/SU1104581A1/en

Links

Landscapes

  • Amplifiers (AREA)

Abstract

УСИЛИТЕЛЬ СЧИТЫВАНИЯ, содержащий переключающие транзисторы, резисторы , диоды, усилительный, управл ющие и нагрузочные транзисторы, причем базы первого и второго переключающи.х транзисторов  вл ютс  соответственно первым и вторым входами устройства, выходом которого  вл етс  коллектор усилительного транзистора , эмиттеры переключающих транзисторов соединены с первым выводом первого резистора , а коллекторы подключены соответственно к базе первого управл ющего и коллектору первого нагрузочного трназисторов и к базе второго управл ющего и коллектору второго нагрузочного транзисторов, коллекторы первого и второго управл ющих транзисторов соединены с шиной питани , а эмиттеры подключены соответственно к аноду первого и к аноду второго диодов, катоды которых соединены соответственно с базой первого нагрузочного транзистора и первым выводом второго резистора и с базой второго нагрузочного транзистора и первым выводом третьего резистора, второй вывод которого подключен к первому выводу четвертого резистора, базе усилительного транзистора , эмиттеру первого нагрузочного транзистора и коллектору третьего управл ющего транзистора, база которого соединена с вторым выводом второго резистора и первым выводом п того резистора, второй вывод которого подключен к щине нулевого потенциала , эмиттеру третьего управл ющего транзистора, второму выводу четвертого резистора и эмиттеру усилительного транзистора , коллектор которого соединен с эмиттером второго нагрузочного транзистора, от® личающийс  тем, что, с целью снижени  потребл емой усилителем мощности, в него введены диоды с третьего по шестой, причем аноды третьего и п того диодов соединены с вторы.м выводом первого резистора и щиной питани , а катоды - соответственно с анодами четвертого и щестого диодов, катоды которых подключены соответственно к базе первого и к базе второго переключающих транзисторов, при этом тип проводимости переключающих транзисторов противоположен типу проводимости усилительного, уп равл ющих и нагрузочных транзисторов. сд 00READING AMPLIFIER, containing switching transistors, resistors, diodes, amplifying, control and load transistors, the bases of the first and second switching transistors being the first and second inputs of the device, the output of which is the collector of the amplifying transistor, the emitters of the switching transistors are connected to the first terminal of the first resistor, and the collectors are connected respectively to the base of the first control and the collector of the first load transistor and to the base of the second control unit The pilot and collector of the second load transistor, the collectors of the first and second control transistors are connected to the power bus, and the emitters are connected respectively to the anode of the first and to the anode of the second diode, the cathodes of which are connected respectively to the base of the first load transistor and the first output of the second resistor and base the second load transistor and the first output of the third resistor, the second output of which is connected to the first output of the fourth resistor, the base of the amplifying transistor, the emitter of the first third load transistor and collector of the third control transistor, the base of which is connected to the second output of the second resistor and the first output of the fifth resistor, the second output of which is connected to the zero potential terminal, the emitter of the third control transistor, the second output of the fourth resistor and the emitter of the amplifying transistor, collector which is connected to the emitter of the second load transistor, which differs from ® in that, in order to reduce the power consumed by the amplifier, diodes are introduced into it from the third sixth, the anodes of the third and fifth diodes are connected to the second terminal of the first resistor and the power supply, and the cathodes are respectively to the anodes of the fourth and sixth diodes, the cathodes of which are connected respectively to the base of the first and to the base of the second switching transistors, The conductivity of the switching transistors is opposite to the type of conductivity of the amplifier, control, and load transistors. sd 00

Description

Изобретение относитс  к вычислительной технике и может быть использовано в интегральных схемах запоминающих устройств в качестве усилител  считывани .The invention relates to computing and can be used in integrated circuits of memory devices as a read amplifier.

Известен усилитель который содержит дополнительно к основным каскадам цепь разрешени  считывани  дл  уменьшени  потребл емой мошности 1.A known amplifier which contains, in addition to the main stages, a read resolution circuit for reducing the power consumption 1.

Недостатком этого усилител   вл етс  его сложность.The disadvantage of this amplifier is its complexity.

Наиболее близким техническим решением к изобретению  вл етс  усилитель считывани , содержащий дифференциальный каскад, состо щий из первого и второго транзисторов , эмиттеры которых соединены между собой и через резистор подключены к шине нулевого потенциала, базы подключены к входам устройства, две аналогичные цепи , кажда  из которых состоит из третьего транзистора, коллектор которого подключен к шине питани , а база упом нутого транзистора первой и второй цепи подключена к коллектору первого и второго транзистора дифференциального каскада соответственно , четвертого транизстора, коллектор которого соединен с базой третьего транзистора, эмиттер - с коллектором п того транзистора , эмиттер которого подключен к общей шине , а база - к средней точке делител  напр жени , состо щего, например, из двух резисторов, который одним концом подключен к обшей шине, а другим - к точке соединени  базы четвертого транзистора и разделительного элемента, например диода, второй конец которого подключен к эмиттеру третьего транзистора, кроме того, коллектор п того транзистора второй цепи подключен к выходу устройства, а база - к коллектору п того транзистора первой цепи 2.The closest technical solution to the invention is a read amplifier containing a differential stage consisting of first and second transistors, the emitters of which are interconnected and connected through a resistor to the zero potential bus, the bases connected to the inputs of the device, two similar circuits, each of which consists of a third transistor, the collector of which is connected to the power bus, and the base of the said transistor of the first and second circuit is connected to the collector of the first and second transistor differential respectively, the fourth Transistor, whose collector is connected to the base of the third transistor, the emitter to the collector of the fifth transistor, the emitter of which is connected to the common bus, and the base to the midpoint of the voltage divider consisting, for example, of two resistors one end connected to the common bus and the other to the connection point of the base of the fourth transistor and the separation element, such as a diode, the second end of which is connected to the emitter of the third transistor, in addition, the collector of the fifth transistor second second circuit connected to the output of the device, and base - to the collector of the fifth transistor of the first circuit 2.

Недостатком известного усилител   вл етс  то, что при работе всегда одна из двух аналогичных цепей оказываетс  включенной и по цепи питани  потребл етс  мощность .A disadvantage of the known amplifier is that during operation always one of two similar circuits is turned on and power is consumed along the power circuit.

Целью изобретени   вл етс  снижение потребл емой усилителем мощности без существенного усложнени  его и при сохранении высокого быстродействи .The aim of the invention is to reduce the power consumption of the amplifier without significantly complicating it, while maintaining high speed.

Поставленна  цель достигаетс  тем, что в усилитель считывани , содержащий переключающие транзисторы, резисторы, диоды, усилительный, управл ющие и нагрузочные транзисторы, причем базы первого и второго переключающих транзисторов  вл ютс  соответственно первым и вторым входа.ми устройства , выходом которого  вл етс  коллектор усилительного транзистора, эмиттеры переключающих транзисторов соединены с первым выводом первого резистора, а коллекторы подключены соответственно к базе первого управл ющего и коллектору первого нагрузочного транзисторов и к базе второго управл ющего и коллектору второго нагрузочного транзисторов, коллекторы первого и второго управл ющих транзисторов соединены с шиной питани , а эмиттеры подключены соответственно к аноду первого и к аноду второго диодов, катоды которых сое5 динены соответственно с базой первого нагрузочного транзистора и первым выводом второго резистора и с базой второго нагрузочного транзистора и первым выводом третьего резистора, второй вывод которого подключен к первому выводу четвертого резистора , базе усилительного транзистора, эмиттеру первого нагрузочного транзистора и коллектору третьего управл ющего транзистора, база которого соединена с вторым выводо .м второго резистора и первым выво5 дом п того резистора, второй вывод которого подключен к шине нулевого нотегГциала; эмиттеру третьего управл ющего транзистора, второму выводу четвертого резистора и эмиттеру усилительного транзистора, коллектор которого соединен сThis goal is achieved by the fact that the read amplifier containing switching transistors, resistors, diodes, amplifying, control and load transistors, the bases of the first and second switching transistors being the first and second inputs of the device, the output of which is the collector the transistor, the emitters of the switching transistors are connected to the first terminal of the first resistor, and the collectors are connected respectively to the base of the first control and the collector of the first transistors and to the base of the second control and collector of the second load transistors, the collectors of the first and second control transistors are connected to the power bus, and the emitters are connected respectively to the anode of the first and to the anode of the second diode, the cathodes of which are connected to the base of the first load transistor and the first output of the second resistor and the base of the second load transistor and the first output of the third resistor, the second output of which is connected to the first output of the fourth resistor; power transistor, the emitter of the first load transistor and the collector of the third control transistor, the base of which is connected to the second pin of the second resistor and the first pin of the fifth resistor, the second pin of which is connected to the zero-zero bus; emitter of the third control transistor, the second terminal of the fourth resistor and the emitter of the amplifying transistor, the collector of which is connected to

0 эмиттером второго нагрузочного транзистора , введены диоды с третьего по щестой, причем аноды третьего и п того диодов соединены с вторым выводом первого резистора и щиной питани , а катоды - соответ5 ственно с анодами четвертого и шестого диодов , катоды которых подключены соответственно к базе первого и к базе второго переключающих транзисторов, при этом тип проводимости переключающих транзисторов противоположен типу проводимости уси0 лительного, управл ющих и нагрузочных транзисторов.0 by the emitter of the second load transistor, diodes from the third to the second are inserted, the anodes of the third and fifth diodes are connected to the second output of the first resistor and the power supply, and the cathodes are respectively to the anodes of the fourth and sixth diodes, the cathodes of which are connected to the base of the first and to the base of the second switching transistor, while the type of conduction of the switching transistors is opposite to the type of conduction of the amplifying, control and load transistors.

На чертеже представлена принципиальна  схема предложенного усилител  считывани .The drawing is a schematic diagram of the proposed read amplifier.

Усилитель считывани  содержит усилительный транзистор 1, первый 2 и второй 3 переключающие транзисторы, первый резистор 4. На чертеже обозначены шина 5 питани , первый 6 и второй 7 входы усилител . Усилитель содержит также диоды с первого по шестой 8-13, первый управл ющий транзистор 14, первый нагрузочный транзистор 15, второй 16 и третий 17 управл юП-1ие транзисторы, второй нагрузочный транзистор 18, резисторы со второго по п тый 19-22, обплую шину 23 и выход 24.The sense amplifier contains an amplifying transistor 1, the first 2 and second 3 switching transistors, the first resistor 4. In the drawing, the power supply bus 5, the first 6 and the second 7 inputs of the amplifier are indicated. The amplifier also contains diodes from the first to the sixth 8-13, the first control transistor 14, the first load transistor 15, the second 16 and the third 17 control the UP-1 transistors, the second load transistor 18, the resistors from the second to the fifth 19-22, bus 23 and exit 24.

5 Усилитель считывани  работает следующим образом.5 The read amplifier operates as follows.

При поступлении на вход 6, например уровн  логической единицы, а на вход 7 - уровн  логического нул , транзистор 2 буQ дет закрыт, а транзистор 3 - открыт. Соответственно с этим ток, протекающий в коллекторной цепи транзистора 3, вызовет открывание транзистора 16, эмиттерный ток которого, протека  по цепи, состо щей из диода 9 и резисторов 20 и 21, создает наWhen it arrives at input 6, for example, the level of a logical unit, and at input 7, a level of logical zero, transistor 2 will be closed and transistor 3 will be open. Accordingly, the current flowing in the collector circuit of the transistor 3 will cause the opening of the transistor 16, the emitter current of which, flowing through the circuit consisting of diode 9 and resistors 20 and 21, creates

5 резисторе. 21 напр жение, открывающее транзистор 1, коллектор которого подключен к выходу 24. Степень насыщени  транзистора I ограничиваетс  с помощью транзисто5 resistor. 21, the voltage opening the transistor 1, the collector of which is connected to the output 24. The saturation degree of the transistor I is limited by the transistor

Claims (1)

УСИЛИТЕЛЬ СЧИТЫВАНИЯ, содержащий переключающие транзисторы, резисторы, диоды, усилительный, управляющие и нагрузочные транзисторы, причем базы первого и второго переключающих транзисторов являются соответственно первым и вторым входами устройства, выходом которого является коллектор усилительного транзистора, эмиттеры переключающих транзисторов соединены с первым выводом первого резистора, а коллекторы подключены соответственно к базе первого управляющего и коллектору первого нагрузочного трназисторов и к базе второго управляющего и коллектору второго нагрузочного транзисторов, коллекторы первого и второго управляющих транзисторов соединены с шиной питания, а эмиттеры подключены соответственно к аноду первого и к аноду второго диодов, катоды которых соединены соответственно с базой первого нагрузочного транзистора и первым выводом второго резистора и с базой второго нагрузочного транзистора и первым выводом третьего резистора, второй вывод которого подключен к первому выводу четвертого резистора, базе усилительного транзистора, эмиттеру первого нагрузочного транзистора и коллектору третьего управляющего транзистора, база которого соединена с вторым выводом второго резистора и первым выводом пятого резистора, второй вывод которого подключен к шине нулевого потенциала, эмиттеру третьего управляющего транзистора, второму выводу четвертого резистора и эмиттеру усилительного транзистора, коллектор которого соединен с эмиттером второго нагрузочного транзистора, от- с личающийся тем, что, с целью снижения пот- © ребляемой усилителем мощности, в него введены диоды с третьего по шестой, причем аноды третьего и пятого диодов соединены с вторым выводом первого резистора и шиной питания, а катоды — соответственно с анодами четвертого и шестого диодов, катоды которых подключены соответственно к базе первого и к базе второго переключающих транзисторов, при этом тип проводимости переключающих транзисторов противоположен типу проводимости усилительного, управляющих и нагрузочных транзисторов.A READING AMPLIFIER comprising switching transistors, resistors, diodes, amplifying, control, and load transistors, the bases of the first and second switching transistors being the first and second inputs of the device, the output of which is the collector of the amplifying transistor, the emitters of the switching transistors are connected to the first output of the first resistor, and the collectors are connected respectively to the base of the first controller and the collector of the first load transistor and to the base of the second controller of the first and second control transistors, the collectors of the first and second control transistors are connected to the power bus, and the emitters are connected respectively to the anode of the first and to the anode of the second diodes, the cathodes of which are connected respectively to the base of the first load transistor and the first output of the second resistor and to the base of the second load transistor and the first output of the third resistor, the second output of which is connected to the first output of the fourth resistor, the base of the amplifying transistor, the emitter of the first load of the second transistor and the collector of the third control transistor, the base of which is connected to the second terminal of the second resistor and the first terminal of the fifth resistor, the second terminal of which is connected to the zero potential bus, the emitter of the third control transistor, the second terminal of the fourth resistor and the emitter of the amplifying transistor, the collector of which is connected to the emitter a second load transistor, with Leach the relative in that, to reduce Custom- © reblyaemoy power amplifier, it introduced diodes third to sixth, wherein the anodes of the third and fifth diodes are connected to the second terminal of the first resistor and the power bus, and the cathodes are respectively connected to the anodes of the fourth and sixth diodes, the cathodes of which are connected respectively to the base of the first and to the base of the second switching transistors, while the type of conductivity of the switching transistors is opposite to the type of conductivity of the amplifier , control and load transistors.
SU833586482A 1983-04-29 1983-04-29 Reading amplifier SU1104581A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU833586482A SU1104581A1 (en) 1983-04-29 1983-04-29 Reading amplifier

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU833586482A SU1104581A1 (en) 1983-04-29 1983-04-29 Reading amplifier

Publications (1)

Publication Number Publication Date
SU1104581A1 true SU1104581A1 (en) 1984-07-23

Family

ID=21061658

Family Applications (1)

Application Number Title Priority Date Filing Date
SU833586482A SU1104581A1 (en) 1983-04-29 1983-04-29 Reading amplifier

Country Status (1)

Country Link
SU (1) SU1104581A1 (en)

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
1. Авторское свидетельство СССР № 640365, кл. G 11 С 7/00, 1976. 2 Авторское свидетельство СССР № 617844, кл. Н 03 К 19/00, 1976 (прототип) . *

Similar Documents

Publication Publication Date Title
US4607232A (en) Low voltage amplifier circuit
US5196742A (en) Low voltage differential circuit
KR900008799B1 (en) Bimos logic circuitry
EP0039945B1 (en) I2l logic circuit
EP0189564A2 (en) High to low transition speed up circuit for TTL-type gates
SU1104581A1 (en) Reading amplifier
KR930009152B1 (en) Ecl logic circuit
US5473272A (en) Digital differential amplifier switching stage with current switch
US4308469A (en) Unity gain emitter follower bridge circuit
EP0473248A1 (en) Semiconductor integrated circuit
US5059826A (en) Voltage threshold generator for use in diode load emitter coupled logic circuits
KR940000251Y1 (en) Tri-state inverter circuit
JP2706392B2 (en) Level shift circuit
KR930006692Y1 (en) Switching time reducted circuit used for short diode
JPH05315902A (en) Ecl latch circuit
JPH0584599B2 (en)
SU1388955A1 (en) Device for fetching and storing information
SU1651372A1 (en) Transistor-transistor inverter
SU1202019A1 (en) Two-step power amplifier
RU2006967C1 (en) Memory gate
SU1051717A1 (en) Semiconductor switch
KR870003013Y1 (en) Mono-multivibrator without bias voltage
SU1667225A1 (en) Schmitt flip-flop
SU613482A1 (en) Transistorized power amplifier
SU1195427A1 (en) Ternary bridge flip-flop