SU1104521A1 - Устройство дл отладки программ - Google Patents

Abstract

УСТРОЙСТВО ДЛЯ ОТЛАДКИ ПРОГРАММ , содержащее первый блок пам ти, блок останова, блок задани  режимов и первый блок сравнени , информационный и управл ющий входы которого  вл ютс  соответственно входом адреса команды и первым тактовым входом устройства, выход первого блока сравнени  соединен с первым входом блока останова, выход которого  вл етс  выходом останова устройства, отличающеес  тем, что, с целью повышени  производительности, в устройство введены второй блок сравнени , второй и третий блоки пам ти, первый и второй коммутаторы, причем выходы блока задани  режимов соединены с управл ющпми входами первого, второго и третьего блоков пам ти и первого и второго коммутаторов , первый и второй входы первого коммутатора соединены соответственно с первым и вторым входами запуска устройства, а выходы соединены с входами запуска блоков пам ти и вторым входом блока останова, первый и второй информационные входы второго коммутатора  вл ютс  соответственно входом адреса числа и входом адреса . эталона устройства, выходы второго коммутатора соединены с адресными входами блоков пам ти, информационные входы которых подключены к входам эталонного кода устройства, выходы второго и третьего блоков пам ти соединены соответственно с третьим входом блока останова и вторым информацион}1ым входом второго блока сравнений , первые информационный и управл ющий входы второго блока сравнени  соединены соответственно с входом числа и вторым тактовым (Л входом устройства, выход второго блока сравнени  соединен с четвертым входом блока останова, причем блок останова содержит триггер, два элемента НЕ, элемент И, кнопку и элемент задержки, причем выход триггера  вл етс  выходом блока, первый вход триггера через кнопку соединен 4 с шиной нулевого потенцигша, а второй tn вход через первый элемент НЕ - с вы- . lN9 ходом эл емента И, первый вход которого через элемент НЕ соединен с первым входом блока, второй вход через элемент задержки - с вторым входом блока, третий и четвертый входы элемента И  вл ютс  третьим и четвертым входами блока.

Description

Изобретение относитс  к цифровой вычислительной технике и может быть использовано при отладке программ цифровых вычислительных управл ющих машин (ДВУМ). Известно устройство дл  отладки программ, обеспечивающее в процессе отладки запоминание двух последних адресов команд условного и безусловного перехода, предшествующих команде , на которой произошел останов в ре зультате сбо , либо при совпадении к да адреса и кода команды, набранных оператором на пульте ЦВУМ, с текущими значени ми кодов адреса и команды . При этом также осуществл етс  запоминание адреса команды, предшествующей указанным командам перехода. Устройство содержит устройство управлени , регистры переходов , схему управлени , схему сравнени , счетчик команд, дешифратор, бло операции, регистр команд, переключатели , а также узел управлени  переходами , содержащий элементы И, триггер и элемент задержки 1, Недостатком устройства  вл етс  низка  производительность, так как при наличии ошибок, не вызывающих оста нова ЦВУМ, необходимо с целью локализации ошибки производить серию принудительных остановов, что требу ет затрат времени и нарушает реальный масштаб времени. Наиболее близким по технической сущности и достигаемому результату к изобретению  вл етс  устройство, содержащее блок пам ти, блок совпадени , блок останова. Выход блока совпадени  подключен к входу блока останова, выход которого при использовании устройства соединен с устройством управлени  ЦВМ, реализую щей отлаживаемые программы. Устройство содержит переключатели выбора параметров, св занные с блоком совпа дени  через регистры параметров. Бло выбора режима предназначен дл  перевода устройства в один из режимов работы 2 J. Недостатком указанного устройст1ва  вл етс  низка  производительность отладочных работ из-за сравнительно большого времени локализации (Лпибки. С целью локализации оператор вырабатывает гипотезу о возможном местонахождении ошибки. В результате с помощью описанного оборудовани  ли бо указываетс  точка останова ЦВМ 21J дл  получени  информации о выполн е мых командах на выбранном участке программы, либо указьтаетс  участок запоминани  числовой информации без останова машины. В первом случае непроизводительные затраты времени складываютс  из интервалов времени просто  ЦВМ после останова на исправных участках программы, во втором - даже при удачном выборе гипотезы программа пробегает неисправный участок. В результате тер етс  полна  информаци  о состо нии регистров ЦВМ в момент прохождени  неисправного участка программы. Как в первом, так и во втором случа х отсутствует автоматизаци  анализа информации. Оператору необходимо произвести действи  дл  выводов имеющейс  информации на дисплей и после этого перейти к ее анализу. Кроме того, в устройстве отсутствуют средства контрол  в реальном масштабе времени правильности выполнени  программы. В реальном масштабе времени осуществл етс  только запоминание некоторой информации, котора  затем используетс  оператором дл  определени  правильности выполнени  программы и локализации ошибок в ней. Эту работу выполн ют после того, как ЦВМ остановлена вследствие сбо , принудительно или в результате полного выполнени  программы. Целью изобретени   вл етс  повышение производительности отладки. Указанна  цель достигаетс  тем, что в устройство дл  отладки программ , содержащее первый блок пам ти, блок останова, блок задани  режимов и первый блок сравнени , информационный и управл ющий входы которого  вл ютс  соответственно входом адреса команды и первым тактовым входом устройства, выход первого блока сравнени  соединен с первым входом блока останова, выход которого  вл етс  выходом останова устройства, дополнительно введены второй блок сравнени , второй и третий блоки пам ти, первый и второй коммутаторы, причем выходы блока задани  режимов соединены с управл ющими входами первого, второго и третьего блоков пам ти и первого и второго коммутаторов, первый и второй входы первого комму татора соединены соответственно с первым и вторым входами запуска устройства, а выходы соединены с входами запуска блоков пам ти и вторым входом блока останова, первый и второй информационные входы вто (Рого коммутатора  вл ютс  соответственно входом адреса числа и входом адреса эталона устройства, выходы второго коммутатора соединены с адрес ными входами блоков пам ти, информационные входы которых подключены к входам эталонного кода устройства, выходы второго-и третьего блоков пам ти соединены.соответственно с третьим входом блока останова и вторы информационным входом второго блока сравнени , первые информационный и уп равл ющий входы второго блока сравне ни  соединены соответственно с входом числа и вторим тактовым входом устройства, выход второго блока срав нени  соединен с четвертым входом блока останова, причем блок останова содержит триггер, два элемента НЕ элемент И, кнопку и элемент задержки причем выход триггера  вл етс  выходом блока, первый вход триггера, через кнопку соединен с шиной нулевог потенциала, а второй вход - через пе вый элемент НЕ - с выходом элемента И, первый вход которого через эле мент НЕ .соединен с первым входом бло второй вход через элемент задержки с вторым входом блока, третий и четвертый входы элемента И  вл ютс  третьим и четвертым входами блока. При эксплуатации предлагаемое устройство подключаетс  к ДВУМ, на которой выполн етс  отлаживаема  программа. При этом входы адреса команд устройства соединены с шинами адреса команды ДВУМ, входы числа уст ройства - с шинами данных ДВУМ, тактопые входы устройства - с тактовыми шинами ДВУМ, первый вход запуска устройства - с управл ющей шиной Об ращение к ОЗУ ДВУМ, вход адреса чис ла устройства - с шинами адреса данных ДВУМ, а выход останова устройства - с входом останова блока управ лени  ДВУМ, i , Входы эталонного кода, входы адре са эталона, а также второй вход запуска устройства подключены к универ сальной ЭВМ, либо к любой другой ап паратуре, обеспечивающей загрузку ус ройства эталонной информацией. Дл  начала процесса отладки программ блоки пам ти устройства загруж ЮТ необходимой информацией. При этом в третьем блоке пам ти размещают эталонные коды по тем же адресам, по которым размещаютс  в ОЗУ ДВУМ соответствующие им контролируемые данные. Эти же адреса в первом и втором блоках пдм ти Загружают соответственно адресами команд, при выполнё-, нении которых производитс  контроль с помощью указанных эталонов, и признаками контрол . В процессе выполнени  отлаживаемой программы при вьшалнении команд, вырабатывающих сигнал обращени  к ОЗУ, производитс  запуск устройства. При этом в первую очередь осуществл етс  анализ информации, считанной из второго блока пам ти. При считывании из него определенного признака осуществл ют контроль выполнени  текущей команды ДВУМ, что определ ют с помощью первого блока сравнени . С помощью второго блокасравнени - осуществл ют собственно контроль выполнени  текущей команды контроль совпадени  текущих данных с эталонными,считанными из третьего блока пам ти. При несовпадении указанных данных устройство вырабатывает на своем выходе сигналы останова ДВУМ. Во всех остальных случа х, включающих выполнение программой команд , не указанных в числе контролируемых , а также при совпадении текущих данных с эталонными, вмешательство в работу ДВШ не производитс . Синхронизаци  работы устройства в процессе отладки сигналами ДВУМ, параллельное считывание и обработка необходимой информации обеспечивают получение результата контрол  до конца текущей операции ДВУМ, что обуславливает высокую точность локализации ошибки. На фиг.1 представлена блок-схема предлагаемого устройства-, на фиг.2 функциональна  схема блоков пам ти; на фиг. 3 - функциональна  схема блока задани  режимов-, на фиг.4 функциональна  схема блока первого коммутатора-, на фиг.5 - функциональна  схема блока останова; на фиг.6 функциональна  схема схем сравнени ; на фиг.7 - функциональна  схема второго коммутатора. Предлагаемое устройство (фиг.1) содержит блок 1 останова, первый блок 2 сравнени , второй блок 3 сравнени , второй блок 4 пам ти, первый блок 5 пам ти, третий блок 6 пам ти , первый коммутатор 7, второй ко мутатор 8, блок 9 задани  режимов, выход 10 останова, входы 11 адреса команды, первый тактовый вход 12, ды 13 числа, второй тактовый вход входы 15 эталонного кода, первый вход 16 запуска, второй вход 17 за пуска, вход 18 адреса числа, вход адреса эталона. Функциональна  схема блоков 4-6 (фиг.2) содержит схему 20 управлен блоком пам ти, регистр 21 адреса, дешифратор 22 адреса, формировател 23 адресных токов, формирователи 2 разр дных токов, накопитель 25 и регистр 26 числа. Функциональна  схема блока 9 (фиг,3J. выполнена в виде переключател  27. Функциональна  схема блока 7 (фиг.4) содержит первый элемент И 28, второй элемент И 29 и элемен ИЛИ 30. Функциональна  схема блока 1 (фиг.5) содержит триггер 31, элект ческую кнопку 32, элемент НЕ 33, элемент И 34, элемент задержки 35 и элемент НЕ 36. Функциональна  схема блоков 2 и .(фиг. 6) сравнени  содержит элемент задержки 37, элемент И 38, триггеры 39, элемент равнозначности 40 и элемент И 41. Функциональна  схема коммутатора 8 (фиг.7) содержит элемент И 42 первой группы, элемент И 43 второй группы и элемент ИЛИ 44. Первые информационные входы бло ка 2 св заны с входами,11 устройст ва, управл ющий вход - с входом 12 а выход - с первым входом блока 1, выход которого соединен с выходом устройства. Первый и второй выход блока 9 св заны с соответствующими управл ющими входами блоков 4-8. Первый и второй сигнальные входы коммутатора 7 подключены соответственно к входам 16 и 17 устройства , а выход - к входам запуска бло 4-6 и второму входу блока 1. Первы и вторые сигнальные входы коммутатора 8 соединены соответственно с входами 18 и 19 устройства, а выход - с адресными входами блоков 4-6, информационные входы которых подключены к входам 15 устройства. Выходы блоков 4-6 соединены соотве ственно с третьим входом блока 1, вторыми информационными входами блока 2 и вторыми информационными входами блока 3, первые информационные входы которого св заны с входами 13 устройства, управл ющий-вход - с входом 14 устройства, а выход - с четвертым входом блока 1. Первый и второй управл ющие входы блоков 4-6 подключены к схеме 20, выходы которой соединены с формировател ми 24, регистром 26, формировател ми 23 и регистром 21. Адресные входы блоков 4-6 через регистр 21 дешифратор 22 и формирователи 23 св заны с входами накопител  25, вторые входы которого подключены к выходам формирователей 24, а выходы к информационным входам регистра 26, выходы которого соединены с входами формирователей 24 и выходами блока, а другие информационные входы - с информационными входами блока. Выходные контакты переключател  27 соединены с выходами блока 9, а входные - с посто нными сигналами логических уровней 1 и О. Элемент И 28 коммутатора 7 св зан первьм и вторьм входами соответственно с первым сигнальным и вторым управл ющим входами коммутатора. Элемент И 29 коммутатора 7 соединен первым и вторым входами соответственно с вторым сигнальным и первым управл ющим входами блока. Выходы элементов И 28 и 29 через элемент ИЛИ 30 соединены с выходом коммутатора . Четвертый вход блока 1 через последовательно включенные элементы 36, 34, 33 и 31 св зан с его выходом, причем первый и третий входы блока соединены соответственно с вторым и третьим входами элемента И 34, четвертый вход которого через элемент задержки 35 подключен к второму входу блока, а второй вход триггера 31 через кнопку 32 соединен с посто нным потенциалом уровн  .О. Первые информационные входы блока 2 подключены к первым входам элементом И 38, вторые входы котоых через элемент задержки 37 соединены с управл ющим входом блока, а ыходы через первые входы триггеов 39 - с первыми входами элеменов равнозначности 40, вторые вхоы которых св заны с вторыми информационными входами блока, а выходы с входами элемента И 41, выход которого подключен к выходу блока, причем вторые входы триггеров 39 соединены с управл ющим входом блока . Блоки 2 и 3 выполнены идентично . Первые сигнальные входы коммутатора 8 последовательно через первы входы элементов И 42 и ИЛИ 44 св заны с выходами коммутатора, вторые его сигнальные входы через первые входы элементов И 43 - с вторыми входами элементов ИЛИ 44, причем вторые входы элементов И 42 подключены к второму, а вторые входы элементов И 43 - к первому управл ющим входам коммутатора. Устройство используют совместно с ДВУМ, на которой реализуетс  отла живаема  программа. При этом выход соедин ют с входом останова блока управлени  ДВУМ, входы 11 - с шинами адреса команды ДВУМ, выходы 14 с шинами данных ДВУМ, входы 12 и 13 с тактовыми шинами ДВУМ, входы 16 с управл ющей шиной Обращение к ОЗУ ДВУМ, входы 16 - с управл ющ шиной Обращение к ОЗУ ДВУМ, входы 18 - с шинами адреса числа ДВУМ. Дл  обеспечени  загрузки блоков пам ти устройства его подключают к выходам сопр гаемого источника инфор мации, например, универсальной ЭВМ таким образом, чтобы на входы 15, 19 и 17 устройства поступали соответственно информационные эталонные код коды адреса и синхронизирующий сигна запуска устройства. Дл  загрузки устройства эталонно информацией переключатель 27 блока устанавливают в положение 1. В этом положении переключател  27 на перво выходе блока 9 будет посто нный сиг нал 1 уровн , а на втором - О уровн . В результате этого коммута тор 8 подает на адресные входы блоков 4-6 через элементы 43 и 44 код реса с входов 19, причем элементы 4 закрываютс  сигналом О с второго управл ющего входа. На входы запуск блоков 4-6 через второй сигнальный вход блока 7 и его элементы 29 и 30 поступает сигнал запуска с входа 17 устройства. С входов 15 в блоки 4-6 через их соответствующие входы пост пает эtaлoннa  информаци . Сигналы 1 на первом управл ющем входе и О на втором управл ющем входе блоков 4-6 определ ют режим записи информации. По сигналу опроса на соответствующем входе блоков 4-6 схема 20 вырабатывает последовательность сигналов, под действием которых переписываетс  с адресных входов блоков 4-6 в регистр 21 код адреса и возбуждаютс  формирователи 23, выбранные сигналами с дешифратора 22, дешифрирующего состо ние регистра 21. В результате на выбранные координатные шины в накопителе 25 подаютс  токи записи. Кроме того, на разр дные шины накопител  25 подаютс  токи с формирователей 24, причем эти токи соответствуют коду в регистре 26, переписанному в него с входов 15 по сигналу со схемы 20. Таким образом, в режиме 1 по сигналу на входе 17 осуществл етс  запись в блоки 4-6 информации из универсальной ЭВМ. Последовательно формиру  необходимые сигналы на входах 15, 17 и 19. загружают в блоки 4-6 информацию, необходимую дл  контрол  правильности выполнени  программы. Эта информаци  содержит как координаты точек контрол , так и эталоны контролируемых величин. При этом в  чейки с одинаковыми адресами блоков 5-7 записываетс  информаци , необходима  дл  контрол  одной точки программы и формируема  по следующему правилу. Адрес, по которому записываетс  информаци , соответствует адресу  чейки ОЗУ ДВУМ, выделенной дл  хранени  контролируемых данных. По этому адресу в блок 5, выполненный в данном случае одноразр дным, записывают сигнал 1, а в блок 4 код адреса команды, использующей или вырабатывающей контролируемые данные. В блоке 7 по данному адресу записывают само эталонное значение , подлежащее сравнению с контролируемой величиной. По всем адресам блока 5, не  вл ющихс  адресами контролируемых данных, записывают сигнал О. После загрузки блоков пам ти нажатием кнопки 32 в блоке 1 устанавливают в исходное состо ние триггер 31 При этом на выходе блока 1 формируетс  сигнал, не преп тствующий выполнению программы ДВУМ. В режиме контрол  программы переключатель 27 9 занимает положение II. На первом вы ходе блока 9 устанавливаетс  при этом потенциал уровн  О, а на вто ром - уровн  1. В результате коммутатор 8 подает на адресные входы блоков 4-6 через элементы 42 и 44 адрес числа с входов 18, причем элементы 43 закрываютс  сигналом О с первого управл ющего входа. На вход запуска блоков пам ти через первый сигнальньй вход блока 7 и его элементы 28 и 30 открываетс  путь дл  сигнала с входа 16. В процессе выполнени  этлаживаемой программы ДВУМ вырабатывает . в каждой машинной операции тактовый сигнал, поступающий через вход 12 на управл ющий вход блока 2. В результате происходит обнуление элементов 39, а через некоторое врем , определ емое элементом задержки 37, осуществл етс  занос в триггеры 39 через элементы 38 кода адреса команды ДВУМ с входов 11. Аналогично в блоке 3 с помощью другого тактово го сигнала, поступающего на вход 14 осуществл етс  фиксаци  кода данных с входов 13. На элементах 40 производитс  анализ совпадени  кода, фик сированного в блоке с кодом на его вторых информационных входах. Резул тирующий : сигнал формируетс  на выхЪдеэлемента 41, т.е. на выходе блока. При выполнении в ДВУМ команды, формирующей сигнал обращени  к ОЗУ с входа 16 через коммутатор 7, на входы запуска блоков 4-6 поступает сигнал, осуществл ющий считывание информации на регистры 26 блоков 4Если при этом из блока 4 считываетс сигнал О, поступающий через трети вход блока 1 на третий вход элемента 34, то на первом входе элемента 31 будет сигнал 1 независимо от сигналов на других входах блока 1, т.е. независимо от информации, считанной из блоков 5 и 6 и выходных сигналов блоков 2 и 3. В результате контроль данных при выполнении те ,кущей команды не осуществл етс . Если из блока 4 считываетс  сигнал 1, и,кроме того, из блока 5 считываетс  код, совпадающий с адре сом текущей команды, что приводит к по влению сигнала 1 на выходе блока 2 и следовательно на втором в де элемента 34 блока 1, то программ 21 достигаетс  одной из заданных точек контрол , и сигнал на выходе блока 1 зависит от совпадени  текущих данных ДВУМ с эталонным значением, считанным из блока 6. При совпадении на выходе блока 3 присутствуетсигнал 1 инвертируемый в сигнал О с помощью элемента 36 на вход 1 элемента 34,что определ ет формирование сигнала 1 на первый вход элемента 31, не мен ющего в результате свое состо ние. ДВУМ, заканчива  выполнение текущей команды, беспреп тственно переходит к выполнению следующих команд программы. При несовпадении текущих данных с эталонным значением на первом входе элемента 34 формируетс  потенциал 1. В результате в момент прихода на его четвертый вход сигнала с второго входа блока 1, задержанного на элементе 35, на всех входах элемента 34 будут сигналы 1. На его выходе формируетс  сигнал О, что приводит к переходу триггера 1 в противоположное состо ние, соответствующее на выходе 10 устройства сигналу, блокирующему работу ДВУМ. Эта ситуаци  означает, что текущие координаты программы совпадают с координатами одной из контрольных точек, а контролируема  величина не совпадает с эталоном. Останов процесса вычислений в заданной контрольной точке используетс  оператором дл  анализа причин несовпадени  эталонной величины с результатом вычислений, полученным ДВУМ. Предлагаемое устройство по сравнению с известными устройствами обеспечивает существенное повышение производительности отладочных работ. Отладка программ ДВУМ предусматривает их выполнение на управл ющей машине с набором входных данных, обеспечивающим проверку максимального числа возможных маршрутов обработки. Формируемые наборы входных данных называютс  контрольными вариантами. Результаты выполнени  программы сравнивают с ожидаемыми значени ми (эталонами) и по pe3ynbtaTaM сравнеи  суд т о наличии в программе шибок. Предлагаемое устройство повышает роизводительность отладки за счет окращени  времени локализации ошиби в программе в случае неправильного выполнени  контрольного варианта. Это достигаетс  автоматическим контролем процесса выполнени  с элементами набора эталонных значений. Так образом, в процессе поиска ошибки сокращаетс  число прогонов контроль ного варианта, необходимых оператор дл  полной локализации ошибки. При этом параметры контрольного варианта т.е. значени  исходных данных, а также эталонные значени  промежуточных и окончательных результатов выполнени  программы, загружаютс  в устройство из пам ти универсально цифровой вычислительной машины (УЦВМ), где они формируютс  на этапе отладки программ с использование имитационных моделей ДВУМ,- оборудовани  системы и модулей окружающей среды. Указанный этап  вл етс  неот емлемой частью технологического про цесса отладки автоматизированных си тем управлени  и предшествует этапу отладки с использованием реально ДВУМ. В процессе локализации ошибки в программе, выполн емой в реальном масштабе времени, с помощью известных средств необходимо некоторое число остановов,  вл ющеес  случайной величиной, , возрастающей при расширении зоны поиска. При использовании одного из широко примен емых алгоритмов приближение к месту ошибки производитс  путем итераций, кажда  из которых включает останов программы в контрольной точке, раздел ющей зону, содержащую ошибку, на две части. При этом либо устанав ливаетс  неисправность, если она совпадает с контрольной точкой, либ по вл етс  возможность определить часть, содержащую ошибку. Если неисправность не обнаруживаетс , то производ т останов в новой контроль ной точке. Указанные действи  произ вод т до установлени  команды, соде жащей ошибку. Дл  локализации ошибки по указанному алгоритму в зоне, содержащей, например, 64 команды требуетс  в среднем 4 останова. При поиске с помощью предлагаемого устройства при наличии эталонных значений на данные, вырабатываемые в каждой команде, выполн етс  один останов машины, который происходит точно по команде, содержащей ошибку. Таким образом, в данном случае скорость локализации ошибки с помощью предлагаемого устройства будет в 4 раза выше. Кроме того, с помощью предлагаемого устройства можно эффективно вести поиск и локализацию ошибки, нестабильной в своем про влении. В процессе эксплуатации машины возможны неисправности оборудовани ,  вл ющиес , например, следствием изменени  параметров элементов в процессе их старени  или следствием ненадежности монтажных соединений. Эти причины привод т к периодическим искажени м команды , не обнаруживаемым встроенным аппаратным контролем ДВУМ. Такого рода ошибки сложно обнаружить известными средствами, поскольку в момент анализа работы ДВУМ она может работать исправно. Предлагаемое устройство позвол ет выставить посто нный.контроль без ущерба дл  выполнени  программы . При этом машина будет остановлена при первом по влении неисправности в момент прохождени  программой контрольной точки, каким бы редким это про вление не бьшо. С каждьпу про влением ошибки возможно уточнение ее местонахождени . Таким образом, использование предлагаемого устройства значительно сокращает врем  локализации ошибки при использовании его на этапе эксплуатации ДВУМ, а также на этапе отладки программ.

Фиг. 1

Фиг.З

У /

аг.2

30

У

23

28

Ж

/

Г6

26

иг. /1 J

Фаг. 5

1104521 1И

Claims (1)

1. УСТРОЙСТВО ДЛЯ ОТЛАДКИ ПРОГРАММ, содержащее первый блок памяти, блок останова, блок задания режимов и первый блок сравнения, информационный и управляющий входы которого являются соответственно входом адреса команды и первым тактовым входом устройства, выход первого блока сравнения соединен с первым входом блока останова, выход которого является выходом останова устройства, отличающееся тем, что, с целью повышения производительности, в устройство введены второй блок срав нения, второй и третий блоки памяти, первый и второй коммутаторы, причем выходы блока задания режимов соединены с управляющими входами первого, второго и третьего блоков памяти и первого и второго_коммутаторов, первый и второй входы первого коммутатора соединены соответственно с первым и вторым входами запуска устройства, а выходы соединены с входами запуска блоков памяти и вторым входом блока останова, первый и второй информационные входы второго коммутатора являются соответственно входом адреса числа и входом адреса . эталона устройства, выходы второго коммутатора соединены с адресными входами блоков памяти, информационные входы которых подключены к входам эталонного кода устройства, выходы второго и третьего блоков памяти соединены соответственно с третьим входом блока останова и вторым информационным входом второго блока сравнения, первые информационный и управляющий входы второго блока сравнения соединены соответственно с § входом числа и вторым тактовым входом устройства, выход второго блока сравнения соединен с четвертым входом блока останова, причем блок останова содержит триггер, два -элемента НЕ, элемент И, кнопку и элемент задержки, причем выход триггера является выходом блока, первый вход триггера через кнопку соединен с шиной нулевого потенциала, а второй вход через первый элемент НЕ - с выходом элемента И, первый вход которот го через элемент НЕ соединен с первым входом блока, второй вход через элемент задержки - с вторым входом блока, третий и четвертый входы элемента И являются третьим и четвертым входами блока.

   SU „1104521