Изобретение относитс к фазоизмё тельной технике и может быть исполь зовано дл воспроизведени фазовых сдвигов между двум электрическими колебани ми. Известна мера фазового сдвига, например калибратор фазовых прираще ний, содержаща задающий генератор, два идентичных канала, каждый из ко торых выдолнен из включенных после довательно кругового фазовращател , триггера №1идта, счетного триггера, пересчетной цепи, фильтра нижних час тот, выходного усилител и аттенюатора , а также дополнительный фазовращатель и электронно-лучевую трубку с горизонтальным и вертикальным усилител ми, поочередно соединенными через переключатель с выходными зажимами, и снабженна датчике пары импульсов fl . Недостатком известной меры вл етс низка точность (0,1-0,2) задани дискретных фазовых приращений. Наиболее близкой к предлагаемой по технической сущности вл етс установка дл поверки фазометров на фиксированных частотах, содержгица опорный генератор, нагруженный через синтезатор частоты на общие входы смесителей в двух идентичных каналах выполненных из последовательно включенных фазовращател , триггера ИЫидта , дифференцирующей цепи, диода, пересчетной цепи, смесител , фильтра нижних частот, аттенюатора, выходного зажима, а также снабженного узлом дискретного сдвига, выполненного из триггера Шмидта,R5 -триггера, схемы И, диода и телефонного номеронабирател 2 . Однако известное устройство харак теризуетс низкой точностью (погрешностью пор дка 0,05-0,1°)задани дискретных фазовых приращений. Цель изобретени - повьашенИе точности задани дискретных фазовых приращений. Поставленна цель достигаетс тем, что мера фазового сдвига, содер жаща стандарт частоты, синтезатор частоты, два формировател импульсов дискретный фазовращатель, два формировател синусоидального сигнала и устройство управлени , RS-триггер, снабжена двум тревходовыми схемами совпадени , одной многовходовой схемой совпадени , инвертором, преобразователем фаза-интервал временикод , регистрирующим, вспомогательным и управл ющим реверсивными счетчиками , при этом один вход RS -триггера соединен с одним из выходов устройства управлени , а второй - с выхо дом многовходовой схемы совпадени , входу которой соединены с выводами Нуль казкдой из декад вспомогатель ного реверсивного счетчика, пр мой выход триггера подключен к одноименным входам трехвходовых схем совпадени , вторые входы которых соединены с выходом одного из формирователей импульсов, а третьи входы первой схемы совпадени св заны с входом инвертора, а второй - с выходом инвертора , при этом вход инвертора соединен с выходом 9 старшего разр да вспомогательного реверсивного счетчика , выход первой трехвходовой схемы совпадени соединен с прогрессивными входами, а выход второй трехвходовой схемы совпадени подключен к регрессивным входам вспомогательного и управл ющего реверсивных счетчиков, выводы декад управл ющего реверсивного счетчика соединены с входом Коррекци дискретного фазовращател , выходы формирователей синусоидального .сигнала соединены с входами преобразовател фаза-интервал времени-код, а его выход подключен к счетньш вхо-. дом регистрирующего и вспомогательного реверсивного счетчиков. Повышение точности задани дискретных фазовых приращений достигаетс за счет того, что уменьшаетс погрешность от временного дрейфа фазового сдвига относительно номинального значени , равного фазовому дискрету, путем автоматической коррекции задаваемых фазовых приращений, увеличением или уменьшением значени фазового приращени по результатам каждого измерени до номинального значени . На чертеже изображена блок-схема фазового сдвига. Мера фазового сдвига содержит стандарт частоты 1, синтезатор частоты 2, два формировател импульсов 3 и 4, дискретный фазовращатель 5, два формировател синусоидального сигнала 6 и 7, устройство управлени 8, RS-триггер 9, а также она снабжена двум трахвходовыми схемами совпадени 10 и 11, одной многовходовой схемой совпадени 12, инверторе 13, преобразователем фаза-интервал времени-код 14, регистрирующим 15, вспомогательным 16 и управл ющим 17 реверсивными счетчиками, при этом один, вход R5 -триггера 9 соединен с одним из выходов устройства управлени 8,/ а второй - с выходе многовходовой схемы совпадени 12, входы которой соединены с выводами Нуль каждой из декад вспетиогательного реверсивного счетчика 16, пр мой триггера 9 соединен с одноименньвли входами трехвходовых схем совпадени 10 и 11, вторые входы которых соединены с выходом одного из формирователей импульсов 4, а третьи входы первой .схеы совпадени 10 соединены с входом инвертора, а второй 11 - с выходом инвертора 13, при этом вход инверто ра 13 дополнительно соединен с выводом 9 старшего разр да вспомогательного реверсивного счетчика 16, выход первой трехвходовой схемы совпадени 10 соединен с входом Суммирование , а выход второй трехвходовой схемы совпадени 11 соединен с входом Вычитание вспомогательного 16и управл ющего 17 реверсивных .счетчиков, выводы декад управл ющего 17реверсивного счетчика соединены с входом Корреци дискретного фазо вращател 5, выходы формирователей синусоидального сигнала 6 и 7 соединены с входами преобразовател фазаинтервал времени-код 14, а его выход Соединен с входами регистрирующего 15 и вспомогательного 16 реверсивного счетчиков. Мера фазового сдвига работает следующим образом. Стандарт .частоты 1 вырабатывает сигнал опорной частоты, который поступает на внешний диод синтезатора частоты 2, а синтезатор частоты 2 в рвою очередь вырабатывает два гармонических сигнала, которые с помощью формирователей импульсов 3 и 4 преоб разуютс в импульсные сигналы с частотами i, и f2 Сигнал частоты i, поступает на вход схем совпадени 10 и 11, а сигнал частоты i - на вход дискретного фазовращател 5 и вход устройства управлени 8. Послед нее подает кодовые сигналы управлени на дискретный фазовращатель 5, поступление которых вызывает дискрет ное приращение фазы Ч (например 10) между двум импульсными сигналами частоты i на выходах дискретного фаз вращател 5, которые преобразуютс в синусоидальные сигналы формировател ми синусоидальных сигналов 6 и 7 Фазовый сдвиг между сигналами на выходных зажимах V, и V2 измер етс . Дл этого сигналы с зажимов V, и Vj поступают на преобразователь фазаинтервал времени - код 14 и результат измерени Cf и)м. записываетс одновременно регистрирук цим 15 и вспомогательным реверсивным 16 счетчиками При этом имеем fn, Чи,мЧ-ЛЧ , с - номинальное дискретное приращение фазы, задаваемое дискретным фазовращателем 4(f - отклонение фазового сдвига от номинального дискретного приращени , представл ющее собой или погрешность дискре ного приращени , или посто н составл ющую. предположим, что максимальное от лонение & ср не превышает +0,1, что справедливо дл образцовых мер фазового сдвига первого разр да. Устройство управлени вырабатывает , также сигнал управлени процессом коррекции, причем по вление этого сигнала на входе RS -триггера 9 переводит его в рабочее состо ние, и на одноименные входы схем 10 и 11 поступает сигнал разрешени коррекции. На вторые входы этих схем поступает импульсный сигнал от формировател импульсов 3. Третий вход первой схемы совпадени 10 св зан с выводом кода 9 старшего разр да вспомогательного реверсивного счетчика 16, так как отклонение фазового сдвига, измеренного относительно номинального, не. превышает 0,1, согласно допущени , сделанного выше. Третий вход второй схемы совпадени 11 св зан с тим же выводом, но через инвертор 13. Число разр дов вспомогательного и управл ющего реверсивных счетчиков выбираетс равным требуемому числу разр дов, подвергаемых коррекции. Например, измер фазовые приращени с разрешением 0,001° и использу трехдекадные. счетчики, можно корректировать отклонени фазовых приращений от fO,001 до +0,1°. По вление импульсных сигналов на выходе схемы совпадени 10 и, соответственно , на входах Суммирование вспомогательного 16 и управл ющего 17 Ьеверсивных счетчиков, вызываетс по влением, после измерени фазового приращени , сигнала на выводе кода 9 старшего разр да вспомогательного (в данном случае трехдекадного) реверсивного счетчика 16, что свидетельствует о том, что фазовое приращение на выходных зажимах V, и Vj на момент измерени меньше номинального значени , заданного дискретным фаз овращателем 5. По вление импульсных сигналов на выходе схемы совпадени 11 и, соответственно , на входах Вычитание вспомогательного 16 и управл ющего 1 реверсивных счетчиков вызываетс отсутствием сигнала после проведени измерени фазового приращени на выводе кода 9 старшего разр да вспо-, могательного реверсивного счетчика 16. Это вызывает по вление сигнала на выходе инвертора 19 и свидетельствует о том, что фазовое приращение Cf на выходных зажимах V и V, -на момент измерени больше номинального значени , заданного дискретным фазовращателем 5. Импульсные сигналы поступают на вход Суммирование или Вычитание счетчиков 16i и 17 до установки каждой из декад вспомогательного счетчика 16 в положение Нуль, и тогда на-выходе многовходовой схемы совпадени Я2 по вл етс The invention relates to a phase-measuring technique and can be used to reproduce phase shifts between two electrical oscillations. A known phase shift measure, for example, a phase increment calibrator containing a master oscillator, has two identical channels, each of which is made up of the sequential circular phase shifter, trigger id1, counting trigger, scaling circuit, lower frequency filter, output amplifier and attenuator , as well as an additional phase shifter and a cathode-ray tube with horizontal and vertical amplifiers, alternately connected via a switch to the output terminals, and provided with a sensor of a pair of pulses fl . A disadvantage of the known measure is the low accuracy (0.1-0.2) of setting discrete phase increments. Closest to the proposed technical entity is a device for calibrating phase meters at fixed frequencies, the reference oscillator loaded through a frequency synthesizer at the common inputs of the mixers in two identical channels made of a series-connected phase rotator, IYidt trigger, differentiator, diode, counter circuit, mixer, low-pass filter, attenuator, output terminal, as well as a discrete-shift node, made of a Schmidt trigger, an R5 trigger, an AND circuit, a diode and phone dialer 2. However, the known device is characterized by low accuracy (an error of about 0.05-0.1 °) for setting discrete phase increments. The purpose of the invention is to improve the accuracy of discrete phase increments. The goal is achieved by the fact that a phase shift measure, containing a frequency standard, a frequency synthesizer, two pulse shapers, a discrete phase shifter, two sine wave shapers, and a control device, an RS flip-flop, is equipped with two alarming coincidence circuits, one multi-input coincidence circuit, an inverter, a converter phase-time interval, registering, auxiliary and controlling reversing counters, with one RS-trigger trigger input connected to one of the control device outputs and the second one is from the output of the multi-input coincidence circuit, the input of which is connected to the outputs of Null from the decades of the auxiliary reversible counter, the direct output of the trigger is connected to the inputs of the same input of the three-input matching circuits, the second inputs of which are connected to the output of one of the pulse shapers, and the third the inputs of the first coincidence circuit are connected to the input of the inverter, and the second to the output of the inverter, while the input of the inverter is connected to the output 9 of the higher bit of the auxiliary reversible counter, the output of the first three inputs The matching circuit is connected to the progressive inputs, and the output of the second three-input matching circuit is connected to the regressive inputs of the auxiliary and control reversing counters, the pins of the control reversal counter are connected to the Korrektsi discrete phase shifter input, the outputs of the sinusoidal signal generator are connected to the converter inputs, and the outputs of the sinusoidal signal generator are connected to the inputs of the converter, and the outputs of the sinusoidal signal generator are connected to the inputs of the converter, and the outputs of the sinusoidal signal generator are connected to the inputs of the converter, and the outputs of the sinusoidal. time code, and its output is connected to the counting input. house of registering and auxiliary reverse counters. Increasing the accuracy of setting discrete phase increments is achieved by reducing the error from the time drift of the phase shift relative to the nominal value equal to the phase sampling by automatically correcting the set phase increments by increasing or decreasing the value of the phase increment from the results of each measurement to the nominal value. The drawing shows a block diagram of the phase shift. The phase shift measure contains frequency standard 1, frequency synthesizer 2, two pulse makers 3 and 4, discrete phase shifter 5, two sinusoidal signal makers 6 and 7, control device 8, RS flip-flop 9, and it is also equipped with two traction input match schemes 10 and 11, a single multi-input matching circuit 12, an inverter 13, a time-code-to-phase converter 14, registering 15, an auxiliary 16, and controlling 17 reversing counters, one of which is connected to one of the outputs of the control unit 8, / and the second from the output of the multi-input coincidence circuit 12, the inputs of which are connected to pins. Zero of each of the decades of the reversible reversing counter 16, the direct trigger 9 is connected to the same-name inputs of three-input coincidence circuits 10 and 11, the second inputs of which are connected to the output of one of pulse drivers 4, and the third inputs of the first coincidence circuit. 10 are connected to the input of the inverter, and the second 11 - to the output of the inverter 13, while the input of the inverter 13 is additionally connected to the output 9 of the senior bit of the auxiliary reversing account 16, the output of the first three-input coincidence circuit 10 is connected to the input of Summation, and the output of the second three-input coincidence circuit 11 is connected to the input. Subtraction of the auxiliary 16 and control 17 reversible counters, the conclusions of the decades of the control 17 reversing counter are connected to the input Correction of the discrete phase rotator 5, outputs Formers of a sinusoidal signal 6 and 7 are connected to the inputs of the converter, the phase interval is the time code 14, and its output is connected to the inputs of the registering 15 and auxiliary 16 reversing counters. The phase shift measure works as follows. Frequency standard 1 produces a reference frequency signal, which is fed to an external diode of a frequency synthesizer 2, and frequency synthesizer 2 in its turn produces two harmonic signals, which are converted into pulse signals with frequencies i by using pulse shaper 3 and 4, and f2 Signal frequency i, is fed to the input of the matching circuits 10 and 11, and the signal of the frequency i is fed to the input of the discrete phase shifter 5 and the input of the control unit 8. The latter supplies the control code signals to the discrete phase shifter 5, the input of which causes iskret Noe W phase increment (e.g. 10) between the two pulse signals at the outputs of the frequency i discrete phase rotator 5, which are converted into sinusoidal signals are sinusoidal signals E shaper 6 and 7. The phase shift between the signals at the output terminals V, and V2 is measured. For this, the signals from terminals V and Vj are fed to the phase converter time interval - code 14 and the measurement result Cf and) m. recorded simultaneously with the recording of 15 and an auxiliary reversible 16 counters. At the same time, we have fn, Chi, MCh-LCH, c is the nominal discrete phase increment given by the discrete phase shifter 4 (f is the deviation of the phase shift from the nominal discrete increment, which is the discrete discrete increment increments, or a constant component, suppose that the maximum slope & avr does not exceed +0.1, which is true for exemplary first-order phase-shift measures. The control device generates also a signal the correction process, and the appearance of this signal at the input of the RS-trigger 9 translates it into a working state, and the correction enable signal is sent to the same inputs of circuits 10 and 11. The second inputs of these circuits receive a pulse signal from the pulse generator 3. The third input the first coincidence circuit 10 is associated with the output of the higher-order code 9 of the auxiliary reversible counter 16, since the deviation of the phase shift measured relative to the nominal one is not. exceeds 0.1, according to the assumption made above. The third input of the second matching circuit 11 is connected to the same output, but through the inverter 13. The number of bits of the auxiliary and control reversible counters is chosen equal to the required number of bits to be corrected. For example, measure phase increments with a resolution of 0.001 ° and using three-decade. counters, it is possible to correct the deviations of phase increments from fO, 001 to + 0.1 °. The appearance of pulse signals at the output of the coincidence circuit 10 and, respectively, at the inputs of the Summation of the auxiliary 16 and the control 17 of the reverse counters, is caused by the appearance, after measuring the phase increment, of the signal at the output of the higher-order code 9 of the auxiliary (in this case, three-decade) reverse counter 16, which indicates that the phase increment at the output terminals V, and Vj at the time of measurement is less than the nominal value specified by the discrete phases of the rotator 5. The appearance of pulse signals at the output Degree matching schemes 11 and, respectively, at the inputs. Subtraction of the auxiliary 16 and control 1 reversible counters is caused by the absence of a signal after measuring the phase increment at the output of high-order code 9 of the auxiliary reversing counter 16. This causes the appearance of the signal at the inverter output 19 and indicates that the phase increment Cf at the output terminals V and V, at the time of measurement, is greater than the nominal value given by the discrete phase shifter 5. The pulsed signals arrive at the input of Sum Maintenance or subtraction counters 16i and 17 to set each of the decades of the auxiliary counter 16 to zero position, and then on the multiinput-output of the coincidence circuit H2 is