SU1089568A1 - Устройство дл ввода информации - Google Patents

Abstract

УСТРОЙСТВО ДЛЯ ВВОДА ИНФОРМАЦИИ , соде ржащее блок коммутации, шифратор , генератор импульсов, первый и второй распределители импульсов, одновибратор , блок пам ти и блок индикации , информационные выходы блока коммутации через шифратор подключены к информационньм входам блока пам ти, управл ющий выход - к входам первого распределител  импульсов и одновибратора , выход генератора импульсов соединен с входом второго распределител  импульсов, выход блока пам ти  вл ет .f с  информационным выходом устройства и подключен к информационному входу блока индикации, отличающеес   тем, что, с целью упрощени - устройства , в него введены блок сравнени , триггер, первый и второй элементы И, выходы которых подключены к входам управлени  блоков пам ти и индикации соответственно, выход первого распределител  импульсов соединен и первым входом блока сравнени , выход которого подключен к входу сброса триггера и к первому входу первого элемента И, второй вход которого соединен с выходом одновибратора, а выход -с входом управлени  блока пам i ти, выход второго распределител  импульсов подключен к второму входу блока сравнени , к адресному входу блока пам ти, к первому входу второго элемента И и установочному входу триггера, выход которого соединен с вторым входом второго элемента И, выход которого подключен к управл ющему входу блока индикации. 00 QO сл 90

Description

Изобретение относитс  к автоматике и вычислительной технике.

Известно устройство дл  ввода инбормации , содержащее клавиатуру, шифратор, блок пам ти, распределитель импульсов

Недостатком указанного устройства  вл етс  низка  достоверность ввода информации.

Наиболее близким к предлагаемому  вл етс  устройство дл  ввода информации , содержащее блок коммутации, шифратор, блок пам ти, первый распределитель импульсов, первый коммутатор , элемент Ш1И, одновибратор, инвертор , второй коммутатор, генератор импульсов, второй распределитель импульсов и блок индикации, входы которого подключены к выходам второго распределител  Импульсов и блока пам ти , входы блока пам ти подключены соответственно к выходам одновибратора , шифратора и элемента ИЛИ, причем входы элемента ИЛИ соединены с выходами первого и второго коммутаторов , а входы ко ммутаторов соединены с выходами первого и второго распределителей импульсов, входы которых соединены с выходами клавиатуры и генератора импульсов соответственно t2 .

Недостатком известного устройства  вл етс  его сложность.

Цель изобретени  - упрощение устройства ,о

Указанна  цель достигаетс  тем, что в устройство дл  ввода информации , содержащее блок коммутации, шифратор, генератор импульсов, первый и второй распределители импульсов , одновибратор, блок пам ти и блок индикации, информационные выходы блока коммутации через шифратор подключены к информационные входам блока пам ти, управл ющий выход к входам первого распределител  импульсов и одновибратора, выход генератора импульсов соединен с входом второго распределител  импульсов, выход блока пам ти  вл етс  информационным выходом устройства и подключен к информационному входу блока индикации, введены блок сравнени , триггер и первый и второй злементы И, выходы которых подключены к входам управлени  блоков пам ти и индикации соответственно, выход первого распределител  импульсов соедииен с первым входом блока сравнени , выход которого подключен к входу сброса триггера и к первому входу первого элемента И, второй вход кото5 рого соединен с выходом одновибратора, а выход - с входом управлени  блока пам ти, выход второго распределител  импульсов подключен к второму входу блока сравнени , адресному входу блока пам ти, первому входу второго элемента И и к установочному входу триггера , выход которого соединен с вторьм входом второго элемента И, выход которого подключен к управл ющему входу блока индикации.

На чертеже приведена блок-схема устройства.

Устройство содержит блок 1 комМу тации, шифратор 2, блок 3 пам ти, одновибратор А, первый и второй элементы И 5 и 11, первый и второй распределители 6 и 9 импульсов, блок 7 сравнени , генератор 8 импульсов, триггер 10 и блок 12 индикации.

Устройство работает следующим образом .

В исходном состо нии после включени  питани  устройства первый распре0 делитель 6 импульсов находитс  в начальном состо нии. Генератор 8 импульсов непрерывно генерирует последовательность импульсов, которой управл етс  второй распределитель 9

5 импулБсов. На выходе второго распределител  9 импульсов образуютс  сигналы управлени  адресными входами блока 3, которые поступают на одни входы блока 7 сравнени , на другие

0 входы которого поступают сигналы от первого распределител  6 импульсов. В результате работы генератора 8 в исходном состо нии на выходе блока 7 сравнени  в момент сравнени  кодов

5 обоих распределителей импульсов сформируетс  импульс, длительность которого равна периоду работы генератора 8.

Число состо ний второго распредели0 тел  импульсов (коэффициент делени ) зависит от объема пам ти блока 3. В момент перехода распределител  9 импульсов из старшего в исходное состо ние (младшее), триггер 10 устанав5 ливаетс  в состо ние, которое разрешает прохождение сигналов с выхода распределител  9 импульсов через элемент И 11 на блок 12 индикации.

На второй вход триггера поступает сигнал сброса триггера с выхода блока 7 сравнени  и в исходном состо нии после включени  питани ., триггер 10 запрещает работу блока 12 индикации.

При нажатии клавиши задатчик 1 вырабатьюает сигнал с длительностью . болысей t чем длительность импульса одновибратора, который запускает одновибратор 4, длительность импульса которого равна или больше периода работы второго распределител . При этом в момент начального состо ни  второго распределител  9 ю пульсов на выходе блока 7 сравнени  возникает сигнал, который через элемент И 5 поступит на управл ющий вход записи блока 3 и осуществит запись информации , Соответствующей нажатой клавише задатчика 1 в первую  чейку ОЗУ, адрес которой соответствует начальному состо нию распределител  6 импульсов . По заданному фронту сигнала клавиатуры распределитель 6 импульсов из начального состо ни  перейдет в следующее (например, из 0000 в 0001).

Таким образом, после ввода первого символа на выходе блока 7 сравнени  будет по вл тьс  сигнал, отстающий от начального состо ни  второго распределител  импульсов на врем  одного периода генератора 8 и триггер 10

разрешит работу блока 12 индикации на врем  индикации одного символа.

При втором нажатии на клавиши задатчика 1 сигнал с блока 7 сравнени  по витс  в момент обращени  ко второ  чейке ОЗУ блока 3 и запись произойдет во вторую  чейку.

После второго нажати  на клавишу триггер 10 разрешит прохождение сигналов на блок. 12 индикации на врем  индикации двух символов.

При последующих нажати х клавиш длительность сигнала на выходе триггера 10 расшир етс , что обеспечивае индикацию только введенных символов, т.е. число 123 будет отображатьс  в блоке индикации как 123 без незначащих старших нулей. Это облегчает работу оператора.

Таким образом, предлагаемое устройство проще прототипа в результате исключени  из него коммутатора, элемента ИШ и инвертора, так как вместо этого оборудовани  предлагаетс  использовать один блок сравнени  и один, двухвходовь элемент И, а так же повысить достоверность ввода информации за счет облегчени  работы оператора путем запрета индикации незначащих стартшх нулей, что обеспечиваетс  введением одного триггера

и элемента И.

Claims (1)

1. УСТРОЙСТВО ДЛЯ ВВОДА ИНФОРМАЦИИ, содержащее блок коммутации, шифратор, генератор импульсов, первый и второй распределители импульсов, одновибратор, блок памяти и блок индикации, информационные выходы блока коммутации через шифратор подключены к информационным входам блока памяти, управляющий выход - к входам первого распределителя импульсов и одновибратора, выход генератора импульсов соединен с входом второго распределителя импульсов, выход блока памяти являет ся информационным выходом устройства й подключен к информационному входу блока индикации, отличающее с я тем, что, с целью упрощения- устройства, в него введены блок сравнения, триггер, первый и второй элементы И, выходы которых подключены к входам управления блоков памяти и индикации соответственно, выход первого распределителя импульсов соединен ά первым входом блока сравнения, выход которого подключен к входу сброса триггера й к первому входу первого элемента И, второй вход которого соединен с выходом одновибратора, а выход -·с входом управления блока памяти, выход второго распределителя импульсов подключен к второму входу блока сравнения, к адресному входу блока памяти, к первому входу второго элемента И и установочному входу триггера, выход которого соединен с вторым входом второго элемента И, выход которого подключен к управляющему входу блока индикации.