SU1078427A1 - Device for calculating values of functions - Google Patents
Device for calculating values of functions Download PDFInfo
- Publication number
- SU1078427A1 SU1078427A1 SU823477693A SU3477693A SU1078427A1 SU 1078427 A1 SU1078427 A1 SU 1078427A1 SU 823477693 A SU823477693 A SU 823477693A SU 3477693 A SU3477693 A SU 3477693A SU 1078427 A1 SU1078427 A1 SU 1078427A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- output
- information input
- register
- argument
- block
- Prior art date
Links
Landscapes
- Complex Calculations (AREA)
Abstract
УСТРОЙСТВО ДЛЯ ВЫЧИСЛЕНИЯ ФУНКЦИЙ, содержащее регистр старших разр дов первого аргумента, регистр младших разр дов первого аргумента , первый и второй блоки пам ти, первый и второй блоки умножени и первый блок суммировани , причем адресные входы первого и второго блоков пам ти подключены к выходу регистра старших разр дов первого аргумента, выход первого блока умножени соединен с информационным входом первого блока суммировани , отличающеес тем, что, с целью расширени функциональных возможностей устройства путем вычислени функций двух переменных, в него дополнительно введены первый , второй и третий коммутаторы, первый и второй буферные регистры, второй блок сум1 ировани , регистр второго аргумента и блок синхронизации , причем информационный вход второго блока сукмировани соединен с выходом второго блока умножени и информационным входом первого буферного регистра, выход которого подключен к первому информационному входу первого коммутатора, второй информационный вход которого соединен с выходом первого блока пам ти , а выход - с первым информационны 1 входом первого блока умножени ; информационный вход второго буферного регистра подключен к выходу первого блока умножени , а выход соединен с первым информационным входом второго коммутатора, второй информационный вход которого подключен к выходу второго блока пам - § ти, а выход соединен с первым инфор (Л мационным входом второго блока умножени , второй информационный вход которого подключен к второму информационному входу первого блока умножени и к выхбду третьего комму- татора, первый и второй информационныв входы которого подключены соответственно к выходам регистра млад ших разрущов первого аргумента и регистра второ.го аргумента, первый и второй выходы блока синхронизации соединены соответственно с первыми и вторыми управл ющими входами первого, второго и третьего коммутаторов , первого и второгоблоков суммировани и первыми -управ л ющими входами первого и второго буферных регистров.A device for calculating the functions, containing the register of the higher bits of the first argument, the register of the lower bits of the first argument, the first and second memory blocks, the first and second multiplication blocks and the first summation block, the address inputs of the first and second memory blocks are connected to the register output the first bits of the first argument, the output of the first multiplier is connected to the information input of the first summation block, characterized in that, in order to expand the functionality of the device by calculating functions of two variables, the first, second and third switches, the first and second buffer registers, the second summation block, the second argument register and the synchronization block are additionally entered, the information input of the second multiplication unit is connected to the output of the second multiplication unit and the information input of the first buffer a register whose output is connected to the first information input of the first switch, the second information input of which is connected to the output of the first memory block, and the output to the first information ion 1 input of the first multiplication unit; the information input of the second buffer register is connected to the output of the first multiplication unit, and the output is connected to the first information input of the second switch, the second information input of which is connected to the output of the second memory block, §, and the output is connected to the first information input (LAMATION input of the second multiplication unit, the second information input of which is connected to the second information input of the first multiplication unit and to the output of the third switch, the first and second information inputs of which are connected respectively to the output I will give the register of junior razdov of the first argument and the register of the second argument, the first and second outputs of the synchronization unit are connected respectively to the first and second control inputs of the first, second and third switches, the first and second summation blocks and the first control inputs of the first and second buffer registers.
Description
Кзобретение относитс к вычислительной технике и может быть использовано дл одновременного вычислени функций F(x, Y), F(X,Y) от двух переменных X и у , в частности дл аппаратурного преобразовани пол рных координат в декартовые координаты.The invention relates to computing and can be used to simultaneously compute the functions F (x, Y), F (X, Y) of two variables X and y, in particular for instrumental conversion of polar coordinates to Cartesian coordinates.
Известно устройство дл вычислени функций, содержащее входной регистр, два блока пам ти, блок умножени , сумматор и выходной регистр Г1 .A device for calculating functions is known comprising an input register, two memory blocks, a multiplication unit, an adder and an output register G1.
Наиболее близким техническим решением к изобретению вл етс устрство дл вычислени функций, содержащее первый и второй блок пам ти, входы которого соединены с регистром старших разр дов первого аргумента, регистр младших разр дов первого аргумента, регистр второго аргумента, первый блок умножени , выход которого подключен к первому блоку суммировани и второй блок умножени 2.The closest technical solution to the invention is an apparatus for computing functions comprising a first and second memory block, the inputs of which are connected to the high-order register of the first argument, the low-order register of the first argument, the second argument register, the first multiplication unit, the output of which is connected to the first summation block and the second multiplication block 2.
Недостатком известных устройств вл етс ограниченность области их применени классом функций одного переменного.A disadvantage of the known devices is the limited scope of their application by the class of functions of one variable.
Цель изобретени - расширение функциональных возможностей устройства путем вычислени функций двух переменных.The purpose of the invention is to expand the functionality of the device by calculating the functions of two variables.
Поставленна цель достигаетс тем, что в устройство дл вычислени функций, содержащее регистр старших разр дов первого аргумента , регистр младших разр дов первого аргумента, первый и второй блоки пам ти, первый и второй блоки умножени и первый блок суммаровани , причем адресные входы первого и второго блоков пам ти подключены к выходу регистра старших разр дов первого аргумента, выход первого блока умножени соединен с информационным входом первого блока суммировани , дополнительно введены первый, второй и третий коммутаторы, первый и второ буферные регистры, второй блок суммировани , регистр втойого аргумента и блок синхронизации, причем информационный вход второго блока суммировани соединен с выходом втрого блока умножени и информациинным входом первого буферного регисра , выход которого подключен к первому информационному входу первого коммутатора, вторбй информационный вход которого соединен с выходом первого блока пам ти, а выход - с первым информационным входом первого блока умножени , информационный вход второго буферного регистра подключен к выходу первого блока умножени , а выход соединен с первым информационным вкодом второгоThe goal is achieved by the fact that the device for calculating functions, containing the register of higher bits of the first argument, the register of lower bits of the first argument, the first and second memory blocks, the first and second multiplication blocks and the first summation block, and the address inputs of the first and second the memory blocks are connected to the output of the high-order register of the first argument, the output of the first multiplier is connected to the information input of the first summation block, the first, second and third switches are added, The first and second buffer registers, the second summation block, the first argument register and the synchronization block, the information input of the second summation block connected to the output of the second multiplication unit and the information input of the first buffer register, the output of which is connected to the first information input of the first switch, the second information input of which connected to the output of the first memory block, and the output to the first information input of the first multiplication unit, the information input of the second buffer register is connected to the output of the first multiplication unit, and the output is connected to the first information code of the second
коммутатора, второй информационный вход которого подключен к выходу второго блока пам ти, а выход соеднен с первым информационным входом второго блока умножени , второй информационный вход которого подключен к второму информационному вхо|цу первого блока умножени и к выходу третьего коммутатора, пер|вый и второй информационные входы которого подключены соответственно к выходам регистра младших разр дов первого аргумента и регистра второго аргумента, первый и второй вьргоды блока синхронизации соединены соответственно с первыми и вторыми управл ющими входами первого , второго и третьего коммутаторов , первого и второго блоков суммировани и первыми управл ющими входами п ервого и второго буферных регистров.switch, the second information input of which is connected to the output of the second memory block, and the output is connected to the first information input of the second multiplication unit, the second information input of which is connected to the second information input of the first multiplication unit and to the output of the third switch, the first and second informational inputs of which are connected respectively to the outputs of the register of the lower bits of the first argument and the register of the second argument, the first and second drives of the synchronization unit are connected respectively to the first and second control inputs of the first, second and third switches, first and second summation units, and first control inputs of the first and second buffer registers.
На чертеже показана блок-схема устройства дл вычислени функций.The drawing shows a block diagram of an apparatus for calculating functions.
Устройство содержит регистр 1 старших разр дов первогоаргумента регистр 2 младших разр дов первого аргумента, регистр 3 второго аргумента , первый блок 4 пам ти, второ блок 5 пам ти, первый блок 6 умножени , второй блок 7 умножени , первый, второй и третий ког-мутаторы 8-10, первый буферный регистр 11, второй буферный регистр 12, первый блок 13 суммировани , второ блок 14 суммировани , блок 15 синхронизации с выходами 16 и 17.The device contains the register 1 of the first bits of the first argument, the register 2 of the lower bits of the first argument, the register 3 of the second argument, the first memory block 4, the second memory block 5, the first multiplication block 6, the second multiplication block 7, the first, second and third keys. mutators 8-10, the first buffer register 11, the second buffer register 12, the first summation block 13, the second summation block 14, the synchronization block 15 with the outputs 16 and 17.
Регистр 1 старших разр дов первого аргумента через первый и второй блоки 4 и 5 пам ти соединен соответственно с вторыми входами первого и второго коммутаторов 8 и 9. Регистр 2 младших разр дов первого аргумента и регистр 3 второго apjyMSHTa соединены соответственно с первым и вторым входами третьего коммутатора 10, выход которого подключен к вторым входам первого и второго блоков б и 7 умножени . Выход первого блока 6.умножени соединен с входом первого блока 13 суммировани и через второй буферный регистр 12 и первый вход второго коммутатора 9 - с первым входом второго блока 7 умно ени , выход которого подключен к входу второго блока 14 суммировани и через первый буферный регист 11 и первый вход перйого коммутатора 8 - к первому входу первого блока 6 умножени . Первый и второй выходы 16 и 17 блока 15 синхронизации соединены с управл ющими входами первого, второго и третьего коммутаторов 8-10, с первым и вторым буферными регистрами 11 и 12, а также с первым и вторым блоками 13 и 14 суммировани . Вычисление значений функций F(X, Y ) , К,,(х, Y) производитс н основе соотношений Y) f :Xp)Y -f4X F2(X,Y) Г2(Х.„) Y 0 J -( где X jj определ етс старшими разр дами аргумента X, а У. определ ет младшими разр дами аргумента X. Если X О, X то Хр О, X,,... ...О, 4Х О,О,...ОХ - дл некоторого параметра 1 который, как показывают расчеты, может быть выбран таким образом, что соотношение (1) выполн етс с погрешностью, выход щей за пределы иcпoльзye юй разр дной сетки Дл функций преобразовани пол рНЕлх координат в декартовые отсюда имеем t X - г . с о S Тд - д -г I- . ь i U T(j f о у г л Ц г-созЧо,Устройство работает в два такРассмотрим его работу на примере указанных преобразований. При этом в первом и втором блоках пам ти хран тс соответственно таблицы значений , sin/ , В течение первого такта по сигналу с первого выхода 16 блока 15 синхронизации, втором и третьем ко мутаторах информаци поступает и передаетс на выход с вторых BXQ дов. В результате этого образующие с на выходах первого и второго бл ков 4 и 5 пам ти значени cos/j, , поступают соответственно на первые входы первого и второго бло ков б и 7 умножени , а на вторые их входы через третий коммутатор поступает значение г с регистра вт рого аргумента и, как следствие, на выходе блоков б и 7 умножени образуютс значени r.cosfg и Tsdn , запоминаемые в первом, втором блоках 13, 14 суммировани и в первом, втором буферных регистрах 11, 12. Во втором такте по следующему сигналу с второго выхода 17 блока 15 синхронизации первый, второй и третий коммутаторы 8-10 переключаютс на прием информации с первых входов. Поэтому на первые входы первого и второго блоков б и 7 умножени поступают соответственно величины г. sin4o и г , а на вторые их входы через третий коммутатор 10 с регистра 2 младших разр дов первого аргумента передаетс значение Д . В результате на входах первого и второго блоков 13 и 14 суммировани образуютс значени 44 г. sin и /iVr созЧй . которые в этом такте складываютс с хран щимис в указанных блоках значени ми rcosi o и rsinV , причем по сигналу второго такта на пер-т вый блок 13 суммировани сложение на нем выполн етс с отрицательным знаком, с образованием на выходе согласно (2) знанений г cosf и г sin4 . Вычисленные значени функций :Сран тс в первом и втором блоках сум шpoвaни . Врем Т вычислени указанных функций, в частности значений преобразований координат, на данном устройстве определ етс соотношением Т Tg,,5 + 2Т,, где Т - врем выборки из блоков Пам ти; - врем умножени ; Tg| - врем суммировани . Предлагаемое устройство можно использовать непосредственно дл тех же целей,- что и прототип, если на регистр второго-аргумента предварительно занести значение г 1. Кроме того, данное устройство в состо нии реализовать широкий класс фунсщий от двух переменных, чего не может делать прототип. .Register 1 senior bits of the first argument through the first and second blocks 4 and 5 of the memory connected respectively to the second inputs of the first and second switches 8 and 9. Register 2 lower bits of the first argument and register 3 of the second apjyMSHTa are connected respectively to the first and second inputs of the third the switch 10, the output of which is connected to the second inputs of the first and second blocks b and 7 multiplication. The output of the first multiplication unit is connected to the input of the first summation unit 13 and through the second buffer register 12 and the first input of the second switch 9 to the first input of the second intelligent unit 7, the output of which is connected to the input of the second summation unit 14 and through the first buffer register 11 and the first input of the first switch 8 to the first input of the first multiplication unit 6. The first and second outputs 16 and 17 of the synchronization unit 15 are connected to the control inputs of the first, second and third switches 8-10, with the first and second buffer registers 11 and 12, as well as with the first and second summation blocks 13 and 14. The values of the functions F (X, Y), K ,, (x, Y) are calculated on the basis of the ratios Y) f: Xp) Y −f4X F2 (X, Y) T2 (X. „) Y 0 J - (where X jj is determined by the higher bits of the argument X, and W. is determined by the lower bits of the argument X. If X O, X then Xp O, X ,, ... ... O, 4X O, O, ... OX - for some parameter 1 which, as calculations show, can be chosen in such a way that relation (1) is fulfilled with an error that goes beyond the limits of the use of the thirds grid. For the field conversion functions, the pHell coordinates are Cartesian from here. с о S Тд - д -г I-. ь i UT (jf о у гл Ц г-с On the other hand, the device works in two ways. Consider its work on the example of the specified transformations. In the first and second memory blocks, respectively, the value tables are stored, sin /. During the first clock cycle, the signal from the first output 16 of the synchronization unit 15, the second and the third Mutator information is received and transmitted to the output from the second BXQ Dv. As a result, the cos / j values forming the outputs of the first and second blocks 4 and 5 of the memory are received, respectively, to the first inputs of the first and second blocks 6 and 7, and on their second ent The third switch receives the value of r from the register of the second argument and, as a result, the output of blocks b and 7 of the multiplication produces the values of r.cosfg and tsdn, which are remembered in the first, second blocks 13, 14 of the summation and in the first, second buffer registers 11 12. In the second cycle, according to the next signal from the second output 17 of the synchronization unit 15, the first, second and third switches 8-10 are switched to receive information from the first inputs. Therefore, the first inputs of the first and second blocks b and 7 multiplication receive the values of r sin4o and r, respectively, and the second inputs through the third switch 10 from the register 2 lower digits of the first argument are transferred to the value D. As a result, the inputs of the first and second summation blocks 13 and 14 form 44g. Sin and / iVr are conCo. which in this cycle are added to the values of rcosi o and rsinV stored in the indicated blocks, and by the signal of the second cycle to the first summation block 13 the addition on it is performed with a negative sign, with the formation of the output according to (2) cosf and g sin4. The calculated values of the functions: Sravs in the first and second blocks of the sum. The time T of calculating the indicated functions, in particular, the values of coordinate transformations, on this device is determined by the relation T Tg, 5 + 2Т, where T is the sampling time from Memory blocks; - multiplication time; Tg | - summation time. The proposed device can be used directly for the same purposes, as the prototype, if the value of 1 is preliminarily entered on the second-argument register. In addition, this device is able to implement a wide class of two variables, which the prototype cannot do. .
Claims (1)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| SU823477693A SU1078427A1 (en) | 1982-08-02 | 1982-08-02 | Device for calculating values of functions |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| SU823477693A SU1078427A1 (en) | 1982-08-02 | 1982-08-02 | Device for calculating values of functions |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| SU1078427A1 true SU1078427A1 (en) | 1984-03-07 |
Family
ID=21024788
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| SU823477693A SU1078427A1 (en) | 1982-08-02 | 1982-08-02 | Device for calculating values of functions |
Country Status (1)
| Country | Link |
|---|---|
| SU (1) | SU1078427A1 (en) |
-
1982
- 1982-08-02 SU SU823477693A patent/SU1078427A1/en active
Non-Patent Citations (1)
| Title |
|---|
| 1. Авторское свидетельство СССР 504195, кл. G 06 F 7/548, 1976. 2. Авторское свидетельство СССР W 622090,-кл. G 06 F 7/548, 1978 (прототип). * |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| SU1078427A1 (en) | Device for calculating values of functions | |
| US3610896A (en) | System for computing in the hybrid domain | |
| SU873239A1 (en) | Digital coordinate converter | |
| SU911516A1 (en) | Device for computing complex number absolute value | |
| SU1057942A1 (en) | Device for computing values of function y=2@@x | |
| SU1262480A1 (en) | Dividing device | |
| SU960793A1 (en) | Converter of one notation code to another | |
| SU682895A1 (en) | Apparatus for computing exponential functions | |
| SU1291977A1 (en) | Device for calculating values of simple functions in modular number system | |
| SU888111A1 (en) | Sine-cosine function generator | |
| SU1737472A1 (en) | Image brightness gradient evaluator | |
| SU1381497A1 (en) | Device for extracting square root | |
| SU1120317A1 (en) | Unit-counting function generator | |
| SU1476469A1 (en) | Modulo 3 residue code check unit | |
| SU789998A1 (en) | Follow-up stochastic integrator | |
| SU750491A1 (en) | Coordinate transforming device | |
| SU855658A1 (en) | Digital device for computing functions | |
| SU1411774A1 (en) | Device for optimized solving of systems of linear inequalities | |
| SU752334A1 (en) | Device for raising to the power | |
| SU451996A1 (en) | Device to convert coordinates | |
| SU1132278A1 (en) | Single time interval meter | |
| SU860067A1 (en) | Device for computing logarithm of a number | |
| SU957200A1 (en) | Binary to binary-decimal code converters | |
| SU1080138A1 (en) | Generator of correlated sequence of random numbers | |
| SU758188A1 (en) | Reversible coordinate converter |