SU1078340A1 - Входное устройство тракта вертикального отклонени осциллографа - Google Patents
Входное устройство тракта вертикального отклонени осциллографа Download PDFInfo
- Publication number
- SU1078340A1 SU1078340A1 SU823522340A SU3522340A SU1078340A1 SU 1078340 A1 SU1078340 A1 SU 1078340A1 SU 823522340 A SU823522340 A SU 823522340A SU 3522340 A SU3522340 A SU 3522340A SU 1078340 A1 SU1078340 A1 SU 1078340A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- output
- input
- transistor
- voltage
- bus
- Prior art date
Links
Landscapes
- Amplifiers (AREA)
Abstract
ВХОДНОЕ УСТРОЙСТЮ ТРАКТА ВЕРТИКАЛЬНОГО ОТКЛОНЕНИЯ ОСЦИЛЛОГРАФА , содержащее частотно-компенсированный делитель напр жени , вход которого соединен с шиной входного сигнала, а выход - с входом реэистивного делител напр жени и входом истокового повторител , выход которого подключен к входу первого эмиттерного повторител , выходом соединенного с входом второго эмиттерного повторител , выход которого соединен с шиной первого выходного напр жени и входом делител напр жени обратной св зи, выходом подключенного к инвертирующему входу операционного усилител , неинвёртирующий вход которого соединен с выходом резистивного делител напр жени , а выход - с объединенными . вьшодами резисторов смещени и на- грузки истокового повторител , отличающеес тем, что, с целью увеличени площади усилени и устойчивости к самовозбуждению, оно снабжено усилительным каскадом на транзисторе, включенном с общим эмиттером, регулируемым источником опорного напр жени и генератором посто нного тока, вход которого соединен с шиной источника питани , а выход - с коллектором транзистора второго эмиттерного повторител , базой транзистора усилительного «Л каскада и первым выводом резистора параллельной обратной св зи по напр жению/ второй вывод которого подключен к резистору нагрузки транзистора усилительного каскада, шине второго выходного напр жени и коллектору транзистора усилительного каскада, причем эмиттер транзистора усилительного каскада соединен с выходом регулируемого источника опорного напр жени . ч| X со .4:
Description
Изобретение относитс к электро измерительной технике и может быть использовано во входных цеп х трак та вертикального отклонени прецизионного электроннолучевого осциллографа с цифровым измерением пара метров исследуемого сигнала. Известно входное устройство тра та вертикального отклонени электроннолучевого осциллографа, содер жащее последовательно соединенные частотно-компенсированный делитель напр жени , истоковый повторитель с динамической нагрузкой, эмиттерный повторитель, сумматор сигналов в виде эмиттерного повторител с динамической нагрузкой, цепь термо компенсации , включающую генератор тока, и выходной делитель напр жени ij . Недостатками устройства вл ютс мала площадь усилени и значитель ный дрейф нул .Наиболее близким к изобретению по технической сущности вл етс входное устройство тракта вертикал ного отклонени осциллографа, соде жащее частотно-компенсированный делитель напр жени , вход которого соединен с шиной входного сигнала, а выход - с входом резистивного де лител напр жени и входом истокового повторител , выход которо го подключен к входу первого эмиттерного повторител , выходом со диненного с входом второго эмиттер ного повторител , выход которого соединен с шиной первого выходного напр жени и входом делител напр жени обратной св зи, выходом подключенного к инвертирующему входу операционного усилител , неинвертирующий вход которого соединен с выходом резистивного делител напр же ни , а выход - с объединенными выво дами резисторов смещени и нагрузки истокового повторител , причем в базовые и коллекторные цепи транзисторов эмиттерных повторителей вкгдчены антипаразитные резисторы 2. , Недостатками известного устройст ва вл ютс мала величина площади усилени , при которой не обеспечиваетс неискаженна передача сигналов на высокой частоте, и низка устойчивость к самовозбуждению. Цель изобретени - увеличение площади усилени и устойчивости к самовозбуждению. Эта цель достигаетс тем, что входное устройство тракта вертикаль ного отклонени осциллографа, содер жащее частотно-компенсированный делитель напр жени , вход которого соединен с шиной входного .сигнала, а выход - с входом резистивного делител напр жени и .входом истокового повторител , выход которого подключен к входу первого эмиттерного повторител , выходом соединенного с входом второго эмиттерного повторител , выход которого соединен с шиной первого выходного напр жени и входом делител йапр жени обратной св зи, выходом подключенного к инвертирующему входу операционного усилител , неинвертирующий вход которого соединен с выходом резистивного делител напр жени , а выход - с объединенными выводами резисторов смещени и нагрузки истокового повторител , снабжено усилительным каскадом на транзисторе, включенном с общим эмиттером, регулируемым источником опорного напр жени и генератором посто нного тока, вход которого соединен с шиной источника питани , а выход с коллектором транзистора второго эмиттерного повторител , базой транзистора усилительного каскада и первым выводом резистора параллельной обратной св зи по напр жению, второй вывод которого подключен к резистору нагрузки транзистора усилительного каскада, шине второго выходного напр жени и коллектору транзистора усилительного каскада, причем эмиттер транзистора усилительного каскада соединен с выходом регулируемого источника опорного напр жени . Не чертеже представлена структурна электрическа схема. Устройство состоит из частотнокомпенсированного делител 1 напр жени , резистивного делител 2 напр жени , истокового повторител 3, включающего полевой транзистор 4, резистор 5 нагрузки и резистор 6 смещени , первого эмиттерного повторител 7 и второго эмиттерного повторител 8, включающего транзистор 9 и резистор 10 нагрузки, делител 11 напр жени обратной св зи, операционного усилител 12, генератора 13 посто нного тока, усилительного каскада 14, включающего транзистор 15, резистор 16 нагрузки и резистор 17 параллельной обратной св зи по напр жению, и регулируемого источника 18 опорного напр жени . Вход частотно-компенсированного делител 1 напр жени соединен с шиной входного сигнала, а выход с входом резистивного делител 2 напр жени и входом истокового повторител 3, Выход которого подключен к входу первого эмиитерного повторител 7, выходом св занного с входом второго эмиттерного повторител 8, выход которого соединен с шиной перйого выходного напр жени
и входом делител 11 напр жени обратной св зи, выходом подключенного к инвертирук цему входу операционного усилител 12, нейНЕертирующий вход которого св зан с выходом резистивного делител 2 напр жени , а выход - с объединенными выводами резисторов смещени 6 и нагрузки 5 истокового повторител 3. Вход генератора 13 посто нного тока соединен с шиной источника питани , а выход - с коллектором транзистора 9 второго эмиттерного повторител 8, базой транзистора 15 усилительного каскада 14 и первым выводом резистора 17 параллельной обратной св зи по напр жению, второй вывод которого подключен к резистору 16 нагрузки транзистора 15 усилительного каскада 14, шине второго выходного напр жени и коллектору транзистора 15 усилительного каскада 14, причем эмиттер транзистора 15 усилительного каскада 14 св зан с выходом регулируемого источника 18 опорного напр жени .
Устройство работает следующим образом.
Входной исследуемый сигнал поступает на вход частотно-компенсированного делител 1 напр жени . С выхода делител 1 переменна составл юща сигнала через конденсатор поступает на вход истоковогр повторител 3. На объединенные выводы резисторов 5 и б истокового повторител 3 воздействуют посто нна и низкочастотна составл ющие сигнала, которые формируютс из входного сигнала после делени резистивным делителем 2 напр жени и усилени операционным усилителем 12.
Суммарный сигнал с выхода истокового повторител 3 поступает на вход первого змиттерного повторител 7, а с его выхода - на вход второго эмиттерного повторител 8.
Если при отсутствии посто нной составл квдей входного сигнала в результате дрейфа характеристик активных элементов устройства или источников питани выходное напр жение отличаетс от нул , то цепь усиленной (с помощью операционного усилител 12) отрицательной обратной св зи реагирует таким образом, что первое выходное напр жение снова становитс равным нулю. При наличии посто нной составл ющей входного сигнала последн воздействует на неинвертируемый вход операционного усилител 12, в результате чего посто нна составл юща выходного напр жени равна посто нной составл ющей входного сигнала (с учетом коэффициента передачи.
Ток, создаваемый генератором 13 5 посто нного тока, определ ет коллекторный ток транзистора 9, малый по величине базовый ток транзистора 15 и ток через делитель, составленный резисторами 17 и 16. При отсутствии
10 посто нной составл ющей исследуемс5го Сигнала на входе устройства второе выходное напр жение устройства устанавливаетс с помощью регулируемого источника 18 опорного напр жени
5 равным нулю. При этом величина фиксированного потенциала базы транзистора 15 определ етс выходным напр жением регулируемого источника 18 опорного напр жени . Поскольку ге0 нератор 13 посто нного тока шунтирован переходом база-эмиттер транзистора 15, сопротивление которого при токе свыше 7-10 мА исчисл етс несколькими омами, то сопротивле5 ние этого перехода, включенное в коллекторную цепь транзистора 9 второго эмиттерного повторител 8 не способствует ухудшению частотных и усилительных свойств этого повторител . Коэффициент усилени схе0 мы, включающей второй эмиттерный повторитель 8 и усилительный каскад 14, равен отношению сопротивлений резисторов 17 и 10 и не зависит от параметров этих транзисторов и,
5 следовательно, от температуры окружающей среды.
Поскольку суммарный коэффициент передачи исследуемого сигнала истоковым повторителем 3 и первым эмит0 терным повторителем 7 не превышает 0,8-0,85, то, выбрав коэффициент усилени эмиттерного повторител 8 и усилительного каскада 14 больше 1, можно довести ббщий коэффициент
5 передачи от входа к шине второго выходного напр жени до 1 или более, если это необходимо дл работы цифрового измерител . При этом увеличение коэффициента передачи не приве0 дет к сокращению полосы пропускани устройства, так как коэффициент передачи Квбщ не зависит от параметров транзисторов. Увеличение площади усилени в устройстве сопровождает5 с повышением устойчивости к самовозбуждению вследствие уменьшени емкостной составл ющей нагрузки на выходах устройства, а также увеличением температурной стабильности коэф0 Фициента передачи.
Claims (1)
- ВХОДНОЕ УСТРОЙСТВО ТРАКТА ВЕРТИКАЛЬНОГО ОТКЛОНЕНИЯ ОСЦИЛЛОГРАФА, содержащее частотно-компенсированный делитель напряжения, вход которого соединен с шиной входного сигнала, а выход - с входом резистивного делителя напряжения и входом истокового повторителя, выход которого подключен к входу первого эмиттерного повторителя, выходом соединенного с входом второго эмиттерного повторителя, выход которого соединен с шиной первого выходного напряжения и входом делителя напряжения обратной связи, выходом подключенного к инвертирующему входу операционного усилителя, неинвёртирующий вход которого соединен с выходом резистивного делителя напряжения, а выход - с объединенными выводами резисторов смещения и нагрузки истокового повторителя, отличающееся тем, что, с целью увеличения площади усиления и устойчивости к самовозбуждению, оно снабжено усилительным каскадом на транзисторе, включенном с общим эмиттером, регулируемым источником опорного напряжения и генератором постоянного тока, вход которого соединен с шиной источника питания, а выход - с коллектором транзистора второго эмиттерного повторителя, базой транзистора усилительного каскада и первым выводом резистора параллельной обратной связи по напряжению, второй вывод которого подключен к резистору нагрузки транзистора усилительного каскада, шине второго выходного напряжения и коллектору транзистора усилительно го каскада, причем эмиттер транзис тора усилительного каскада соеди1078340 А нен с выходом регулируемого источника опорного напряжения.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU823522340A SU1078340A1 (ru) | 1982-12-16 | 1982-12-16 | Входное устройство тракта вертикального отклонени осциллографа |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU823522340A SU1078340A1 (ru) | 1982-12-16 | 1982-12-16 | Входное устройство тракта вертикального отклонени осциллографа |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1078340A1 true SU1078340A1 (ru) | 1984-03-07 |
Family
ID=21039331
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU823522340A SU1078340A1 (ru) | 1982-12-16 | 1982-12-16 | Входное устройство тракта вертикального отклонени осциллографа |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1078340A1 (ru) |
-
1982
- 1982-12-16 SU SU823522340A patent/SU1078340A1/ru active
Non-Patent Citations (1)
Title |
---|
1. Техническое описание осциллографа РМ 3260, фирма Филипс, Голланди , 1978. 2. Техническое описание осциллографа РМ 3265, фирма Филипс, Голланди , 1979 (прототип). * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4667166A (en) | Differential amplifier system | |
KR970005291B1 (ko) | 증폭장치 | |
JPH06188657A (ja) | 自動利得制御回路に指数関数段を接続する回路,自動利得制御回路及び温度補償回路 | |
US3921091A (en) | Amplifier circuit | |
US4042886A (en) | High input impedance amplifier circuit having temperature stable quiescent operating levels | |
GB798523A (en) | Improvements relating to transistor amplifier circuits | |
US3188576A (en) | Temperature compensation for d.c. amplifiers | |
US3262066A (en) | Amplifier circuit | |
US3715609A (en) | Temperature compensation of voltage controlled resistor | |
JPS5820482B2 (ja) | 増巾器 | |
JPS6315764B2 (ru) | ||
SU1078340A1 (ru) | Входное устройство тракта вертикального отклонени осциллографа | |
US3624409A (en) | Logarithmic converter | |
US4178559A (en) | Amplifier distortion reduction apparatus | |
US2887540A (en) | Temperature-compensated transistor biasing circuits | |
US3040265A (en) | Transistor amplifiers having low input impedance | |
KR900002089B1 (ko) | 증폭회로 | |
US4385364A (en) | Electronic gain control circuit | |
US3176236A (en) | Drift stabilized amplifier | |
US4099136A (en) | Amplifier circuit for high frequency signals, particularly for cable distribution systems, comprising at least a first transistor controlled at its base electrode by a signal source, and a difference amplifier | |
CA1301862C (en) | Logarithmic amplification circuit for obtaining output voltage corresponding to difference between logarithmically amplified values of two input currents | |
US4420698A (en) | Peak detector | |
US3181079A (en) | Series energized transistorised amplifier having a high input resistance | |
KR20000010922A (ko) | 에러 정정을 갖는 전압-전류 변환기 | |
JP4839572B2 (ja) | 入力回路 |