SU1064210A1 - Калибратор скорости развертки осциллографа - Google Patents

Калибратор скорости развертки осциллографа Download PDF

Info

Publication number
SU1064210A1
SU1064210A1 SU823443982A SU3443982A SU1064210A1 SU 1064210 A1 SU1064210 A1 SU 1064210A1 SU 823443982 A SU823443982 A SU 823443982A SU 3443982 A SU3443982 A SU 3443982A SU 1064210 A1 SU1064210 A1 SU 1064210A1
Authority
SU
USSR - Soviet Union
Prior art keywords
input
output
unit
frequency
selector
Prior art date
Application number
SU823443982A
Other languages
English (en)
Inventor
Валерий Александрович Авдеев
Николай Михайлович Данилков
Original Assignee
Предприятие П/Я Р-6856
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Предприятие П/Я Р-6856 filed Critical Предприятие П/Я Р-6856
Priority to SU823443982A priority Critical patent/SU1064210A1/ru
Application granted granted Critical
Publication of SU1064210A1 publication Critical patent/SU1064210A1/ru

Links

Landscapes

  • Measurement Of Unknown Time Intervals (AREA)

Abstract

КАЛИБРАТОР СКОРОСТИ РАЗВКРТ КИ ОСЦИЛЛОГРАФА, содержащий блок генерации опорного сигнала, первый выход которого соединен с первым входом- блока делени  частоты с переменным модулем делени ,- отличающийс  тем, что, с целью обеспечени  высокой точности калибровки . скорости быстрых разверток и автоном ности ее режима, он снабжен посто нным запоминающим блоком, селекторомфос 1ирователем сигналов запуска развертки , преобразователем частоты. блоком делени  частоты с посто нным модулем делени  и селектором-формирователем сигналов индикации, первый вход КОТОРОГО подключен к выходу преобразовател  частоты, а ВТОРОЙ входк ВТОРОМУ входу селектора-фосмировател  сигналов запуска развертки и выходу блока делени  частоты с переменным модулем делени , третий вход которого св зан с выходом посто нного запоминающего блока, а второй вход - с BTOjxw выходом блока,делейи  частоты с посто нным Модулем делени , первый выход которого соединен с вторым входом преобразовател  частоты, а вход - с первым выходом блока генерации опорного сигнала, второй выход§ 9 которого подключен к первому входу преобразовател  частоты и первому входу селектора-формировател  сигналов запуска развертки, причем вход посто нного запомингиощего блока св -: за с шиной кода коэффициента раэ- 2 вертки осциллографа.

Description

Изобретение относитс  к электроизмерительной технике и может быть использовано в осциллографах и регистраторах однократных процессов дл  временной калибровки высокоскоростных разверток. Известен калибратор скорости раз вертки осциллографа, содержащий два высокостабильных генератора сигналов , многоступенчатый делитель част ты сигналов опорных генераторов, двухступенчатый умножитель частоты сигнала одного из ОПОРНЫХ генераторов , дешифратор кода коэффициента осциллографической развертки и коммутатор калибровочного сигнала. Вхо калибратора скорости подключен к вы ходу устройства формировани  кода коэффициента развертки. Выход комму татора соединен с входом усилител  вертикального отключени  ij . Недостаток указанного калибратора - ограниченность диапазона скоро стей калибруемых разверток. Наиболее близким к предлагаемому по технической сущности  вл етс  калибратор СКОРОСТИ развертки осциллографа , содержащий блок генерации опо.рного сигнала первый выход кото рого соединен с первым входом блока делени  частоты с переменным модулем делени  и входом синхронизатора смещени , первым выходом подключенного к первому входу второго блока делени  частоты с переменным модулем делени , а вторым выходом - к первому входу логического блока управлени , второй вход которого св зан с выходо второго блока делени  частоты с пере менным модулем делени  и входом формировател  сигналов индикации, третий вход - с выходом первого блока делени  частоты с переменным модулем делени  и входом формировател  пусковых импульсов, первый выход - с вторым входом первого блока делени  частоты с nepeMeHHfcjvi модулем делени  ВТОРОЙ выход - с вторым входом второго блока делени  частоты с перемен ным модулем делени , а третий выход - с первым входом синхронизирующего блока управлени , второй вход которого соединен с шиной данных, стробирующих и синхронизирующих сигналов , первый выход - с третьим входом первого блока делени  частоты с переменным модулем делени , а ВТОРОЙ выход - с третьим входом второго блока делени  частоты с переменным модулем делени  2 . Однако известный калибратор скорости развертки осциллографа не обеспечивает высокой точности калибровк поскольку в нем не учитываютс  погрешности , обусловленные ошибками импульсно-фазовой след щей системЫ| и ошибки, св занные с разбросом па раметров задержки сигналов в блоках делени , а также автономности режима калибровки так как требует наличи  внешнего микропроцессора или аналогичного программного устройства , Цель изобретени  - обеспечение высокой точности калибровки СКОРОСТИ быстрых развеоток и автономности ее режима. Поставленна  цель достигаетс  тем что калибратор скорости развертки осциллографа содержащий блок генерации опорного сигнала, первый выход которого соединен с первым входом блока делени  частоты с переменньм модулем делени , снабжен посто нным запоминающим блоком, селекторомформирователем сигналов запуска развертки , преобразователем частоты блоком делени  частоты с посто нным модулем делени  и селектором-формирователем сигналов индикации, первый вход которого подключен к выходу преобразовател  частоты, а второй входк второму входу селектора-формировател  сигналов запуска развертки и выходу блока делени  частоты с переменным модулем делени , третий вход ко-, торого св зан с выходом посто нного запоминающего блока а второй вход с вторым выходом блока делени  частоты с посто нные модулем делени , первый выход которого соединен с вторым входом преобразовател  частоты, а вход - с.первым выходом блока генерации опорного сигнала, второй выход которого подключён к первому входу преобразовател  частоты и первому входу селектора-формировател  сигналов запуска развертки, причем вход посто нного запоминающего блока св зан, с шиной кода коэффициента развертки осциллографа. На фиг. 1 представлена структурна  электрическа  схема предлагаемого калибратора; на фиг. 2 - временна  диаграмма выходных сигналов. Калибратор состоит из последовательно соединенных блока 1 генерации опорного сигнала, блока 2 делени  частоты с переменным модулем делени  j другой вход которого соединен с выходом посто нного запомингиощего блока 3, а также селектора-формировател  4 сигналов запуска развертки, преобразовател  5 частоты, один из входов которого соединен с выходом блока 6 делени  частоты с посто нным модулем делени , а выход - с входом селектора-формировател  7 сигналов индикации. Калибратор работает следующим образом . Блок 1 генерации ОПОРНОГО сигналa стабилизированный кварцевым резонатооом фппмиоует н  пеовом выходе . ппследобательность ИМПУЛЬСОВ с частотой повторени  F(, котора ,поступ ет на входы блоков 2 и б делени . С второго выхода блока 1 генерации на первый вход преобразовател  5 ча стоты и первый вход селектора-форми ровател  4 поступает высокостабильный гармонический сигнал той же часУ тоты. На второй вход преобразо ател  5 частоты с первого выхода блока 6 делени , имеющего по этому выходу посто нный модуль делени  ГЦ , поступает сигнал формы меандр у- им юший частоту повторени  Р, fi/H Преобразователь 5 частоты формирует на выходе гармонический сигнал имеющий частоту k - 7; F, 7 - Fg : Частота опорного сигнала F и мо дуль делени  И j выбираютс  таким об разом, чтобы выполн лись услови : 10 Rrt,ax Деление min Тэ - TV Деление N - -1. , . . Т - T , где Т - период опорного сигнала; R.. - максимальный коэффициент калибруемых разверток Тл - период повторени  сигнала с выхода преобразовател  RJ. - минимальный коэффициент калибруемых разверток. Так как гармонический сигнал на выходе преобразовател  получен путем преобразовани  опорного гармоническо го сигнала с выхода блока 1 генерации , то его нулева  фаза будет совпадать с нулевой фазой опорного сигнала через каждые N;j; периодов опорного сигнала, а в интервалах между совпадени ми будет дискретно накапливать задержку с каждым периодом f на величину t .Т - Т Дл  любого периода т в интервале между совпадени ми задержку можн,о рпределить по формуле itn nil. где п - пор дковьлй номер периода опорного сигнала в интервале между совпадени ми 35 40 0 55 60 5 b.t п - врем  задержки нулевой фазы сигнала преобразовател  относительно нулевой фазы опорного сигнала п-го периода , t - посто нна , определ ема  выражением (5) . Блок 2 делени  дл  каждого коэффициента развертки в диапазоне коэффициентов ,n 6 R путем делени  импульсных опорных сигналов, поступающих на его первый вход с первого выхода блока 1 генерации, на модуль делени , устанавливаемый кодом поступающим на его третий вход с выхода посто нного запоминающего блока 3 и соответствующим коду коэффициента развертки, поступающему на вход запоминающего блока с переключател  коэффициента развертки осциллограФ формирует циклически повтор ющуюс  Последовательность сигналов, содержащую в каждом цикле m селектирующих импульсов. При этом в каждом цикле каждый из селектирующих импульсов немного опережает во времени момент нулевой фазы того периода гармонического опорного сигнала, относительно которого задержка нулевой фазы сигнала преобразовател  определ етс  выражением где i - пор дковый номер селектирующего сигнала в цикле; Z - посто нна .определ ема  выражением (5); В - коэффициент развертки. Дл  того, чтобы каждый селектирующий импульс мог осуществл ть селекцию не более одного момента нулевой фазы опорного сигнала и сигнала преобразовател , длительность каждого селектирующего импульса, определена tс ц Т . Прив зка начала каждого цикла к моменту совпадени  нулевых фаз опорного сигнала и сигнала преобразовател  осуществл етс  импульсными сигналами, поступающими на второй вход блока 2 делени  с второго выхода блока б делени , имеющего по этому выходу модуль делени  N 16N4-. в блоке 2 делени  после формировани  m селектирующих импульсов в цикле предусмотрен режим самоблокировки делени  до прихода следующего импульса прив зка с второго блока 6 делени . Селектирующие импульсы с выхода блока 2 делени  поступают на вторые входы селекторов-формирователей 4 и 7. Селектор-формирователь 4 за врем  действи  каждого селектирующего импульса формирует импульсы запуска
развертки осциллографа, фронты которых имеют малую длительность и жестко св заны с кулевьми фазами опорного сигнала, совпадгиоцими с селектирующими импульсами.
Селектор-формирователь 7 осуществл ет формирование сигналов индикации , которые имеют мёлую длительност фронта, общую длительность.равную пе риоду Т( , и жестко св заны по фронту с нулевыми фазами сигнала преобразовател .
Циклически повтор ющиес  последовательности импульсов запуска развертки с выхода селектора-формировател  4 и сигналов индикации с выхода селектора-формировател  7 соответствуют временной диагра1«11е; приведенной на фиг. 2, а временные соотношени  между импульсами запуска и сигналами индикации в каждом цикле выражению (6).
Погрешность калибровки скорости осциллографнчёских разверток при применении калибратора определ етс  погрешностью временного интервала С и нестабильностью запуска осциллографической развертки.
При относительной нестабильности опорного сигнала лР,/Р4 относительна  нестабильность временного интервала t
4 .«-S ,„-6
Т--тГтГ Т ° -О
Поэтому можно считать, что основна  погрешность калибровки определ етс  величиной нестабильности запуска осциллографической развёртки. Эта погрешность устран етс  методом статистического усреднени  при многокраном повторении цикла калибровки.
Изобретение позвол ет уменьшить погрешности калибровки благодар  тому , что сигналы запуска и индикации получаютс  путем импульсно-фаэового стробировани  двух высокостабильных непрерывных гармонических сигналов, имеющих заранее определенные фазовые соотношени , расширить диапазон калибровки быстрых разверток, а также использовать при изготовлении элементы , обеспечивающие высокую технологичность н возможность автоматизации Процесса изготовлени .
Сигна/ч  запуска
Сигналы индикации
Фиг. 2 .

Claims (1)

  1. КАЛИБРАТОР СКОРОСТИ РАЗВЕРТ КИ ОСЦИЛЛОГРАФА, содержащий блок генерации опорного сигнала, первый выход которого соединен с первым входом блока деления частоты с переменным модулем деления,- отличающийся тем, что, с целью обеспечения высокой точности калибровки . скорости быстрых разверток и автоном ности ее режима, он снабжен постоянным запоминающим блоком, селектором· формирователем сигналов запуска развертки, преобразователем частоты.
    блоком деления частоты с постоянным~ модулем деления и селектором-формирователем сигналов индикации, первый вход которого подключен к выходу преобразователя частоты, а второй входк второму входу селектооа-фогмирователя сигналов запуска развертки и выходу блока деления частоты с переменным модулем деления. третий вход которого связан с выходом постоянного запоминающего блока, а второй вход - с вторыи выходом блока .деления частоты с постоянным модулем деления, первый выход которого соединен с вторым входом преобразователя частоты, а вход - с первым выходом блока генерации опорного сигнала, второй выходу которого подключен к первому входу преобразователя частоты и первому входу селектора-формирователя сигналов запуска развертки, причем вход постоянного запоминающего блока свя-: зан с шиной кода коэффициента развертки осциллографа.
SU823443982A 1982-04-09 1982-04-09 Калибратор скорости развертки осциллографа SU1064210A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU823443982A SU1064210A1 (ru) 1982-04-09 1982-04-09 Калибратор скорости развертки осциллографа

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU823443982A SU1064210A1 (ru) 1982-04-09 1982-04-09 Калибратор скорости развертки осциллографа

Publications (1)

Publication Number Publication Date
SU1064210A1 true SU1064210A1 (ru) 1983-12-30

Family

ID=21013743

Family Applications (1)

Application Number Title Priority Date Filing Date
SU823443982A SU1064210A1 (ru) 1982-04-09 1982-04-09 Калибратор скорости развертки осциллографа

Country Status (1)

Country Link
SU (1) SU1064210A1 (ru)

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
1. Техническое описание осциллографа специального типа С9-6, СССР 1980. 2. патент US 4105932, кл. 315-377, 1878 (прототип). *

Similar Documents

Publication Publication Date Title
EP0244537B1 (en) Equivalent time pseudorandom sampling system
US3911368A (en) Phase interpolating apparatus and method
EP0558514B1 (en) Precision phase shift system
US5745442A (en) Digital time interval measurement engine for a time of flight system
SU1064210A1 (ru) Калибратор скорости развертки осциллографа
US4982387A (en) Digital time base with differential period delay
SU1497721A1 (ru) Генератор импульсной последовательности
US4001726A (en) High accuracy sweep oscillator system
SU1029403A1 (ru) Многоканальный генератор импульсов
SU1506504A2 (ru) Умножитель частоты
SU496655A1 (ru) Устройство синхронизации псевдошумовых последовательностей сигналов
SU995360A1 (ru) Устройство фазовой синхронизации
SU1363509A1 (ru) Устройство коррекции шкалы времени
SU773513A1 (ru) Измеритель частоты заполнени радиоимпульсов
SU627420A1 (ru) Устройство дл измерени фазы радиосигналов
SU1238194A1 (ru) Умножитель частоты
SU580647A1 (ru) Делитель частоты с дробным коэффициентом делени
SU706818A1 (ru) Измеритель интервалов времени
SU1688382A1 (ru) Частотно-фазовый компаратор
SU1707734A1 (ru) Умножитель частоты следовани импульсов
SU1053029A1 (ru) Устройство дл контрол времени задержки многовыходовых приборов
SU1185650A1 (ru) Синхрогенератор
SU1335891A1 (ru) Устройство дл измерени кратковременной нестабильности частоты
SU1265998A1 (ru) Делитель частоты следовани импульсов с переменным коэффициентом делени
SU457182A1 (ru) Приемное устройство псевдослучайных сигналов