SU1061256A1 - Умножитель частоты следовани импульсов - Google Patents
Умножитель частоты следовани импульсов Download PDFInfo
- Publication number
- SU1061256A1 SU1061256A1 SU823395672A SU3395672A SU1061256A1 SU 1061256 A1 SU1061256 A1 SU 1061256A1 SU 823395672 A SU823395672 A SU 823395672A SU 3395672 A SU3395672 A SU 3395672A SU 1061256 A1 SU1061256 A1 SU 1061256A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- input
- output
- timer
- pulse
- period
- Prior art date
Links
Landscapes
- Measuring Frequencies, Analyzing Spectra (AREA)
Abstract
УМНОЖИТЕЛЬ ЧАСТОТЫ СЛЕДОВАНИЯ ИМПУЛЬСОВ, содержшций генератор опорной частоты, выход которого через делитель частоты с переменным коэффициентом делени соединен с входом блока измерений периода следовани входных импульсов, выходы которого соединены с первой группой входов .запоминающего регистра, о личающийс тем, Что, с целью повышени точности и надежности устройства, в него введены таймер и блок управлени , первый вход которого соединен с выходом генератора опорной частоты и счетным входом таймера, а первый выход - с первыми установочными входами блока измерений периода следовани входных импульсов и таймера, второй выход с вторым установочным входом блока измерени периода следовани входных импульсов, третий выход - с третьим установочным входом блока измерений периода следовани входных импульсов четвертый выход - с первым установоч ным входом запоминающего регистра, а п тый выход - с вторым установочным входом таймера, выход которого соединен с третьим.установочным входом таймера и вторым входом блока управлени , причем группа выходов таймера соединена с второй группой входов запоминающего регистра, а выход переполнени блока измерени периода следовани входных импульсов соединен с вторым установочным входом вапоминающего регистра, выход которого соединен с четвертым новочным входом таймера.
Description
Изобретениеотноситс к радиоэлектронике , автоматике, вычислительной технике, цифровой и измерительной технике и может использоват с дл обработки информации, поступаАщей в виде последовательности импульсов. Известны электронные устройства дл умножени частоты, используемые в радиоэлектронике и вычисли-, тельной технике, содержащие делитель час-роты, регистр и генератор опорной частоты tl.j. Каждое из этих устройств или сложно по схемному решению, или характеризуетс неравномерностью выходной последовательности импульсов Наиболее близким к предлагаемому по технической суиности и достигае мому эффекту вл етс умножитель ча тоты, содержащий генератор опорной ч.астоты, делитель частоты, блок измерений периода следовани входных импульсов, запоминакпций регистр, ди ференцирующую цепь и зсодерж ки, причем выход Хбнератора опорной частоты через делитель частоты с пе ременным коэффициентом делени соединен с входом блока измерений пери ода следовани входшлх импульсов, .выходы которого соединены с входами запоминающего регистра С 23 В этом устройстве задание коэффициента делени управл емого делител частоты осуществл етс с часто той входных импульсов, и при сбое работы управл емого делител частоты он на прот жении всего периода . входных импульсов выдает на выходе частоту f , , отличную от заданной равной fgj, 1с (где к - коэф| циент умножени ). Вследствие этого точность работы данного устройства низ ка, так как частота бс одных импульсов невелика. Кроме того, уп-; равл екый делитель частоты не обеспечивает равномерное распределение выходной частоты в широком диапазоне коэффициентов делени , вслед ствие чего необходимо дополнительно устройство дл ее коррекции. Гарантируек«й Диапазон вводных частот ог раиичеи, и схема устройства не позвол ет в случае выхода входных частот за диапазон измерени частотомера установить предельные значени выходных частот. Поэтому частота на выходе начинает принимать произвольные значени , отличные от заданных . Цельизобретени - повышение точности и надежности устройства. Поставленна цель достигаетс , тем, что в умножитель,частоты следовани импульсов, содержащий генератор ОПОРНОЙ частоты, выход которо го через делитель частоты с переменным коэффициентом делени соединен с входом блока измерений периода следовани входных импульсов, выходы которогб соединены с первой группой входов запоминающего регистра, введены таймер и блок управлени , первый вход которого соединен с выходом генератора опорной частоты и счетным входом таймера, а первый выход - с первыми установочными входами блока измерени периода следовани входных импульсов и таймера, второй выход - с вторым установочным входом блока измерени периода следовани входных импульсов, третий выход с третьим установочным входом блока измерений периода следовани входных импульсов, четвертый выход - с первым установочным входом запомир накицего регистра, а п тый выход с вторым установочным входом таймера, iвыxoд KOTOt oro соединен с третьим , установочным входом таймера и вторым входом блока управлени , причем группа выходов таймера соединена с второй группой входов запоминак цего регистра, а выход переполнени блока измерени периода следовани входных импульсов соединен с вторым установочным входом запоминающего регистра, выход кото- . рого соединен с четвертым установочным входом таймера.. На чертеже изображена блок-схема умножител частоты следовани ..импульсов . Умножитель частоты содержит генератор 1 опорной частоты (кварцевый ), делитель 2 частоты с переменным коэффициентом делени , блок 3 измерени периода следовани входных импу тьсов, запоминающий регистр 4 дл хранени замеренного значени , таймер 5, блок б управлени режимом работы, первый вход которого соединен с выходом генератора 1 частоты и счетным входом таймера 5, а первый выход - с первыми установочшлми входами блока 3 и таймера 5, второй выход - с вторым установочнь входом блока 3, третий выход - с третьим установочным входом блока 3, четвертый выход с первым установочным входом запоминающего регистра 4, а п тый выходс вторым установочным входом таймера 5, выход которого соединен с третьим установочньни входом таймера 5 и вторым входом блока б управлени , причем группа выходов таймера 5 соединена с соответствующей группой входов запоминающего регистра 4, а выход переполнени блока 3 измерени периода следовани входных импульсов соединен с вторым установочным входом запоминающего регастра 4, выход которого соединен
с четвертым установочным входом таймера 5.
Устройство работает следующим образом.
Входные импульсы поступают на блок 6 управлени , где формируютс по длительности и уровн м. При этом на выходе блока управлени по вл етс последовательнЬсть из четырех Ю4пульсов,офазированных импульсами генератора 1. Первый из этих импульсов производит остановку работы блока 3 измерени периода следовани входных импульсов, второй импульс осуществл ет запись информации И13 счетчика.измерител в регистр 4, третий -имтульс производит сброс счетчика блока 3, а четвер-; тый запускает работу блока 3 и таймера 5. При этом в счетчик блока 3 начинают поступать импульсы с гене ратора 1 через делитель 2 с пе|земенным коэффициентом делени . Чис ло импульсов, записанных в счётчик блока 3, равно
N ,
;- Т
где Tgjj - период следовани импульсов входной частоты С, - период частоты с выхода делител .
После прихода очер едного импульса входного сигнала работа блока 3 останавливаетс , а код N из счетчика блока 3 переноситс в регистр 4. Следуиицнй импульс с блока 6 управлени производит сброс счетчика блока 3 и переписывает код из буфера в счетчик таймера 5. После этого таймер 5 начинает свою работу . При этом им11ульсы с генерафора 1 поступают на счетный вход таймера 5 за период . После обнулени счетчика таймера 5 сигнал обНулени производит с него генерирование импульса на выход системы с последовательностью .При этом производитс перезапись кода регистра 4 в счетчик таймера, дал еецикл работы повтор етс до смены кода в счетчике блока3. При этом Т, Мту , где f - период импульсов, . поступаюгЗих на счетный вход таймера . При этом соблюдаетс соотношение
К5
Таким Образом, К, |коэффициеат умножени частоть, равен .отношению входных и ВЫХОД1ШХчастот делител частоты.
При выходе длительности периода
0 в однйго сигнала из д11апазЬна работы блока 3 (,4 с) послед . НИИ вырабатывает сигнал, который . уменьшает выходную частоту.умножител , до НУЛИ, прекраща тем
5 выработку f 5Ь(х
Если в таймере 5 происходит сбой, то его длительность равна периоду генератора опорной частоты, что гораздо меньше периода входной
0 частоты по сравнению с прототипом.
Использование предлагаемого устройства позвол ет с высокой.точностью ;и дискретностью задаватьс коэффициентом умножени в широком диапа5 зоне, увеличить точность подобных устройств и равномерность выходных сигналов и использовать входные сигналы независимо от их формы в широком диапазоне частот с однов мен0 ным упрощением cxeNu устройства. Все это дает возможность расширить область применени предлагаемого устройства .
Claims (1)
- . УМНОЖИТЕЛЬ ЧАСТОТЫ СЛЕДОВАНИЯ ИМПУЛЬСОВ, содержащий генератор опорной частоты, выход которого . через делитель частоты с переменным коэффициентом деления соединен с входом блока измерений периода следования входных импульсов, выходы которого соединены с первой группой^, входов .запоминающего регистра, о тли чающийся тем, Что, с целью повышения точности и надеж- , ности устройства, в него введены таймер и блок управления, первый вход которого соединен с выходом генератора опорной частоты и счетным входом таймера, а первый выход - с первыми установочными входами блока измерений периода следования входных импульсов и таймера, второй выход с вторым установочным входом блока измерения периода следования входных импульсов, третий выход - с третьим установочным входом блока измерений периода следования входных импульсов, четвертый выход - с первым установочным входом запоминающего регистра, а пятый выход - с вторым установочным входом таймера, выход которого о соединен с третьим установочным В входом таймера и вторым входом блока •управления, причем группа выходов^ • таймера соединена с второй группой входов запоминающего регистра, а ’ выход переполнения блока измерения периода следования входных импульсов соединен с вторым установочным входом запоминающего регистра, выход которого соединен с четвертым уста**· новочным входом таймера.
р . ч г Ч_* г-К Г-ИЖ---! U-—. 6 Ί 1—5 Г* Hi 9 PLmmmw· - -4 * =fc±l SU ,.,1061256
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU823395672A SU1061256A1 (ru) | 1982-02-08 | 1982-02-08 | Умножитель частоты следовани импульсов |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU823395672A SU1061256A1 (ru) | 1982-02-08 | 1982-02-08 | Умножитель частоты следовани импульсов |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1061256A1 true SU1061256A1 (ru) | 1983-12-15 |
Family
ID=20997113
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU823395672A SU1061256A1 (ru) | 1982-02-08 | 1982-02-08 | Умножитель частоты следовани импульсов |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1061256A1 (ru) |
-
1982
- 1982-02-08 SU SU823395672A patent/SU1061256A1/ru active
Non-Patent Citations (1)
Title |
---|
1. Авторское свидетельство СССР 834824, кл. И 03 В 19/00, 1981. -2. Авторское свидетельство СССР 836756, кл. Н 03 В 19/00, 1981. * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0136207B1 (en) | Test period generator for automatic test equipment | |
US4564918A (en) | Method and apparatus for measuring the time difference between two sampling times | |
US3970954A (en) | Digital frequency multiplier | |
US5592659A (en) | Timing signal generator | |
US4073432A (en) | Circuit arrangement for determining the average value of a frequency | |
US4089060A (en) | Digital logarithmic apparatus | |
US2414107A (en) | Electronic timing apparatus | |
US3675127A (en) | Gated-clock time measurement apparatus including granularity error elimination | |
US3979715A (en) | Method and system for achieving vibrator phase lock | |
SU1061256A1 (ru) | Умножитель частоты следовани импульсов | |
US3629715A (en) | Digital phase synthesizer | |
US2939075A (en) | Delay calibrating apparatus | |
US3698631A (en) | Apparatus for generating a logarithmically related series of digitally coded signal quantities | |
SU660228A1 (ru) | Умножитель частоты | |
US3125750A (en) | Clock pulses | |
US3581069A (en) | Frequency to binary converter | |
SU437976A1 (ru) | Устройство дл измерени величины относительного превышени средней частоты импульсов | |
SU697962A1 (ru) | Измеритель флюктуаций периодов следовани импульсов | |
SU1167736A1 (ru) | Преобразователь код-частота | |
SU790099A1 (ru) | Цифровой умножитель частоты следовани импульсов | |
SU472303A1 (ru) | Измеритель средней частоты следовани импульсов | |
SU746339A1 (ru) | Устройство дл автоматического допускового контрол сопротивлени изол ции | |
SU744974A1 (ru) | Преобразователь частоты в код | |
SU962934A1 (ru) | Генератор псевдослучайных временных интервалов | |
SU960843A1 (ru) | Устройство дл определени энтропии |