SU1061121A1

SU1061121A1 - Stable voltage source

Info

Publication number: SU1061121A1
Application number: SU823494094A
Authority: SU
Inventors: Татьяна Михайловна Ильющенко; Александр Петрович Соловьев
Original assignee: Предприятие П/Я А-7162
Priority date: 1982-09-27
Filing date: 1982-09-27
Publication date: 1983-12-15

Abstract

ИСТОЧНИК СТАБИЛЬНОГО НАПРЯiЖЕНИЯ , содержащий первый и второй полевые транзисторы, стоки котрршс подсоединены к выводу дл подключе :ни источника питани , затвор Bifopo|готранз1|стора подсоединен к общей шине, а также третий и четвертый п6 левые транзисторы, затвор третьего транзистора соединен с истоком перг вого транзистора, причем тип каналов третьего и четвертого транзисторов ш противоположен типу каналов первого и транзисторов, отличающийс тем, что, с целью увеличени козффициента стабилизации, в него введены п тый и шестой полевые транзисторы, тип каналов которых совпадает с типсш. каналов первого и второго транзисторов, при этом сток п того транзистора соедикен с истоке первого транзистора, исток - с затвсфами первого и .шестого транзисторов , с одним из выводов дл подключени нагрузки и через резистсч - с истоком четвертого транзистора , а затвор - с истоком третьего транзистора и со стоком четвертого транзистора, затвор которого подсоеi динен к общей итне, сток шестого транзистора подключеи к истоку второ го транзистора, а исток - к стоку третьего транзистора. а t; . Е XQA SOURCE of STABLE VOLTAGE containing the first and second field-effect transistors, the drain is connected to the output terminal: neither the power supply, the Bifopo | transceiver | The transistor is connected to the common bus, and the third and fourth transistors are connected to the source bus, the third transistor is connected to the source bus, transistor, the type of channels of the third and fourth transistors w is opposite to the type of channels of the first and transistors, characterized in that, in order to increase the stabilization coefficient, the fifth and sixth fields are introduced into it stems transistors, the channel type of which coincides with tipssh. the channels of the first and second transistors, while the drain of the fifth transistor is connected to the source of the first transistor, the source is to the gates of the first and the sixth transistors, to one of the terminals for connecting the load and through the resistance to the source of the fourth transistor transistor and with the drain of the fourth transistor, the gate of which is connected to common and not, the drain of the sixth transistor is connected to the source of the second transistor, and the source to the drain of the third transistor. a t; . E xq

Description

Изобретение от рситс к электротехнике , в частности к регулйторам напр жени посто нного тока. Известен стабилизатор посто нног напр жени , содержащий первый и вто рой полевые транзисторы, стоки кото рых подсоединены к источнику питани затвор первого транзистора подключе к общей шине, третий полевой транзистор , затвор которого соединен с ЯС1ОКСЛЛ первого транзистора, а тип канала противоположен типу каналов первого и второго транзисторов, бип л рный транзистор и резистор ClJ« Этот стабилизатор имеет недостаточный коэффициент стабилизации изза того, .что недостаточно ослабл ет зависимость тока стока от изменени напр жени питани , несмотр на наличие отрицательной обратной св зи по току в каскадах на полевых транзисторах . Наиболее близким по технической сущности к изобретению вл етс источник стабильного напр жени , соде жащий первый и второй полевые транзисторы , стоки которых подсоединены к выводу дл подключени источника питани , затвор второго транзистору подсоединен к общей шине, а также третий и четвертый полевые транзисторы , затвор третьего транзистора соединен с истоком первого транзис тора, причем тип каналов третьего и четвертого транзисторов противопо ложен типу каналов первого и второг транзисторов 21, . Этот источник стабильного напр ж ни имеет недостаточный коэффициент стабилизации, обусловленный отсутст вием отрицательной обратной св зи между выходом .схемы и управл ющими электродами динамических нагрузок. Целью изобретени вл етс повышение коэффициента стабилизации выходного напр жени . Поставленна цель достигаетс тем что в источник стабильного напр жени , содержащий первый и второй поле вые транзисторы, стоки которых подсоединены к выводу дл подключени источника питани , затвор второго транзистора подсоедийен к общей ишнё ,, а также третий и четвертый полевые транзисторы, затвор третьего транзистора соединен с источником первого транзистора, причем тип каналов третьего и четвертого транзистсзров противоположен типу каналов первого и второго:транзисторов, введены п тый и 111естой полевые трайзисторы , тип каналов которых совпадает с типом кансшов первого и второго транзисторов, при этом сток п того транзистора соединен с истоком первого транзистора, исток - с затворами первого и шестого транзисторов, с одним из выводов дл подключени нагрузки и через резистор:- с истоке четвертого транзистора, а затвор - с HfcTOKCXM третьего транзистору и со стоком четвертого транзистора, затвор которого подсоединен к общей шине, сток шестого транзистора подключен к истоку второго транзистора, а исток - к стоку третьего транзистора . На чертеже представлена принципиальна электрическа схема источника стабильного напр жени . Источник стабильного напр жени содержит полевой транзистор 1, сток которого подсоединен к выводу дл подключени источника питани и к стоку транзистора 2. Затвор транзистора 2 подключен к общей шине. Исток транзистора 1 соединен с затвором транзистора 3. Тип канала транзистора 3 совпадает с типом канала транзистора 4 и противоположен типу каналов транзистора 1 и транзистора 2. Устройство содержит транзистор 5, сток которого соединен с кстокЮм транзистора 1. Исток транзистора 5 соединен.с затворами транзисторов 1 и О и с одним из выводов дл подключени нагрузки, а также через резистор 7 - систоком транзистора 4. Затвор транзистора 5 подключен к истоку транзистора 3 и стоку транзистора 4. Затвор транзистора 4 подсоединен к общей шине. Сток трайзистора U подключен к истоку транзистора 2, а исток - к стоку транзистора 3. Тип каналов транзисторов 5 и (i совпадает с типом каналов транзисторов 1 и 2. Источник стабильного напр жени работает следующим образом. При увеличении напр жени питани начинает увеличиватьс ток транзистора 1, который создает падение напр жени на транзисторе 5, вл ю щимс управл емой динамической нагрузкой в цепи истока транзистора 1, Затвор транзистора 1 оказываетс автоматически смещенным по отношению к истоку. Увеличение напр жени на транзисторе 5 вызывает увеличение обратного смещени транзистора 1, что ведет к уменьшению тока стока транзистора 1. Происходит предварительна стабилизаци тока. Транзисторы 1 и 5 выполн ют роль стабилизатора тока. Дальнейша стабилизаци осуществл етс с памсщыа управл емой цепи смещени на затворе транзистора 5. Цепь смещени состоит из верхнего плеча на транзисторах 3 и б и нижнего плеча на транзисторе 4. Ток в этой цепи задает источник тока на полевом транзисторе 2, работающем в режиме насыщени при посто нном напр жении на затворе. Цепь смещени формирует сигнал управлени динамической нагрузкой - транзистором 5, причем сигналом, управл ющим цепью смещени , служит изменение напр жени на самой динамической нагрузке. Увеличение напр жени на динамической нагрузке в цепи истока транзистора 1 называет увеличение сопротивлени канала транзистора 3, работающего в режиме переменного сопротивлени . В ре,зультате сопротивление , верхнего плеча цепи смеидани увеличиваетс , а напр жение на затворе данамической нагрузки транзистора Б уменьшаетс . Дл транзистора 5 это напр жение запирающее, ПОЭТСИ4У сопротивление канала транзистора 5 увеличиваетс , а, следовательно , обратное смацение на затворе транзистора 1 возрастает и ток транзистора 1 уменьшаетс , т.е. происходит дополнительна компенсаци изменении тока стока транзистор 1 и стабилизаци выходного напр жени . В отличие от прототипа, в котором отсутствует отрицательна обратна св зь (ООС) с выхода схема на управл ющие электроды, в данном устройстве изменение напр жени на выходе контролируют транзисторы ООС по напр жению 4 и б. The invention is from electrical engineering, in particular to direct-current voltage regulators. A constant voltage regulator is known, which contains the first and second field-effect transistors, the drains of which are connected to the power supply to the gate of the first transistor connected to a common bus, the third field-effect transistor to the gate of the first transistor, and the type of channel opposite to the type of channels of the first and of the second transistor, a binary transistor and a ClJ resistor. This stabilizer has an insufficient stabilization factor due to the fact that it does not sufficiently weaken the dependence of the drain current on the change in the supply voltage. audio, despite the presence of the negative feedback current in the field effect transistor stages. The closest to the technical essence of the invention is a source of stable voltage, containing the first and second field-effect transistors, the drains of which are connected to the output for connecting the power source, the gate of the second transistor is connected to the common bus, and the third and fourth field-effect transistors the transistor is connected to the source of the first transistor, and the channel type of the third and fourth transistors is opposite to the channel type of the first and second transistors 21,. This source of stable voltage has an insufficient stabilization factor due to the absence of negative feedback between the output of the circuit and the control electrodes of dynamic loads. The aim of the invention is to increase the stabilization factor of the output voltage. The goal is achieved by the fact that a stable voltage source containing the first and second field transistors, the drains of which are connected to the output for connecting the power source, the gate of the second transistor is connected to a common source, and the gate of the third transistor is connected with the source of the first transistor, the type of channels of the third and fourth transistors opposite to the type of channels of the first and second: transistors, the fifth and 111th field resistors are introduced, the type of channel in which they coincide with the type of the first and second transistors, the drain of the fifth transistor is connected to the source of the first transistor, the source to the gates of the first and sixth transistors, to one of the terminals for connecting the load and through the resistor: to the source of the fourth transistor, and the gate with HfcTOKCXM of the third transistor and with the drain of the fourth transistor, the gate of which is connected to the common bus, the drain of the sixth transistor is connected to the source of the second transistor, and the source to the drain of the third transistor. The drawing shows a circuit diagram of a stable voltage source. The stable voltage source contains a field-effect transistor 1, the drain of which is connected to an output for connecting a power source and to the drain of transistor 2. The gate of transistor 2 is connected to a common bus. The source of transistor 1 is connected to the gate of transistor 3. The channel type of transistor 3 coincides with the channel type of transistor 4 and is opposite to the channel type of transistor 1 and transistor 2. The device contains a transistor 5, the drain of which is connected to a cstock-UM transistor 1. 1 and O and with one of the terminals for connecting the load, as well as through a resistor 7 - by the sys tem of the transistor 4. The gate of the transistor 5 is connected to the source of the transistor 3 and the drain of the transistor 4. The gate of the transistor 4 is connected to the common bus. The drain of U3 is connected to the source of transistor 2, and the source is connected to the drain of transistor 3. The type of channels of transistors 5 and (i coincides with the type of channels of transistors 1 and 2. The source of stable voltage works as follows. As the supply voltage increases, the current of the transistor increases 1, which creates a voltage drop across the transistor 5, being controlled by the dynamic load in the source circuit of the transistor 1, the gate of the transistor 1 is automatically shifted relative to the source. The voltage increase across the transistor 5 causes an increase in the reverse bias of transistor 1, which leads to a decrease in the drain current of transistor 1. The current is pre-stabilized. Transistors 1 and 5 act as a current stabilizer. Further stabilization is accomplished with the control of the bias circuit at the gate of transistor 5. The bias circuit consists from the upper arm on the transistors 3 and b and the lower arm on the transistor 4. The current in this circuit sets the current source on the field-effect transistor 2, operating in the saturation mode with a constant voltage on the gate. The bias circuit generates a control signal for a dynamic load — the transistor 5, and the signal controlling the bias circuit is the voltage change on the dynamic load itself. The increase in voltage on the dynamic load in the source circuit of transistor 1 refers to the increase in the resistance of the channel of transistor 3 operating in a variable resistance mode. As a result, the resistance of the upper arm of the junction circuit increases, and the voltage across the gate of the danamic load of the transistor B decreases. For transistor 5, this voltage is blocking, POETSI4U channel resistance of transistor 5 increases, and, consequently, reverse lubrication at the gate of transistor 1 increases and the current of transistor 1 decreases, i.e. additional compensation occurs by varying the drain current of the transistor 1 and stabilizing the output voltage. Unlike the prototype, in which there is no negative feedback (OOS) from the output of the circuit to the control electrodes, in this device, the change in voltage at the output is controlled by the OOS transistors for voltage 4 and b.

Увеличение напр жени на выходе эызывает уменьшение сопротивлени (анала транзистора б в результате сопротивление верхнего плеча цепи смещени увеличиваетс , а нижнего уменьшаетс , вызыва дополнительное уменьшение напр жени на затворе динамической нагрузки - транзистора 5, что, в свою очередь, приводит к уменьшению тока стока транзистора 1 и стабилизации напр жени на выходеAn increase in voltage at the output causes a decrease in resistance (the transistor analog b as a result, the resistance of the upper arm of the bias circuit increases, and the lower one decreases, causing an additional decrease in voltage at the gate of the dynamic load, transistor 5, which in turn leads to a decrease in the drain current of the transistor 1 and output voltage stabilization

При уменьшении напр жени на выходе транзистора 4 и б.работают в противоположном режиме, т.е. сопротивление канала транзистора 4 увеличиваетс , а транзистора G - уменьшаетс , благодар чему уменьшаетс скорость изменени напр жени на затворе динамической нагрузки - тразистора 5, уменьша вли ние динамической нагрузки на сток транзистора 1, стабилизиру выходное напр жениеWhen the voltage at the output of the transistor 4 and b. Decreases, they work in the opposite mode, i.e. the channel resistance of transistor 4 increases and that of transistor G decreases, thereby decreasing the rate of change of voltage at the gate of the dynamic load - trazistor 5, reducing the effect of the dynamic load on the drain of transistor 1, stabilizing the output voltage

Кроме того, транзистор 4 участвует в дополнительной стабилизацииIn addition, the transistor 4 is involved in additional stabilization

выходного напр жени следующим образом . Транзистор 4 работает при небрльш 1 пр мом смещении на затворе, поэтому при изменении выходного напр жени происходит изменение сопротивлени не только канала транзистора , но и сопротивление перехода канал - затвор. При увеличении наг пр жени на выходе(увеличиваетс проводимость перехода канал- - затвор,output voltage as follows. Transistor 4 operates at a non-direct 1 bias at the gate, so when the output voltage changes, the resistance of not only the transistor channel changes, but also the resistance of the channel-gate transition. With an increase in the load voltage at the output (the conductivity of the channel-to-gate transition increases,

o в результате ток, поступающий из цепи смещени в нагрузку, уменьшаетс , этим способству уменьшению выходного напр жени . При уменьшении напр жени на выходе проводимость перехода канал - затвор уменьшаетс , As a result, the current flowing from the bias circuit to the load is reduced, thereby helping to reduce the output voltage. When the output voltage decreases, the channel-gate transition conductance decreases,

5 ток, поступающий из цепи смещени в нагрузку, увеличиваетс , увеличива выходное напр жение. Ток цепи смещени , поступающий в нагрузку, не зависит от изменени напр жени на 5, the current from the bias circuit to the load increases, increasing the output voltage. The current of the bias circuit entering the load is independent of the change in voltage

0 стоке транзистора 4, так как стабилизируетс транзисторсм 4 и резистором . Резистор автоматически создает смещение на затворе транзистора0 of the drain of the transistor 4, since the transistor 4 and the resistor are stabilized. The resistor automatically creates an offset at the gate of the transistor

4и служит ООС по току дл этого 4 and serves as current OOS for this

5 транзистора. Кроме того, резистор увеличиваетсвходное сопротивление каскада на транзисторе 4, включенном по схеме с общим затвором, позвол ет также устанавливать величину выходного напр жени на определенный уровень.5 transistors. In addition, the resistor increases the input resistance of the cascade on the transistor 4, connected according to the common gate circuit, also allows you to set the output voltage to a certain level.

Таким образом, использование в предлагаемом устройстве стабилизато5 ра тока на поЛеветл транзисторе 1 с управл емой динамической нагрузкойThus, the use in the proposed device of a current stabilizer on a LeVetle transistor 1 with a controlled dynamic load

5в цепи истока, котора выполн ет также автоматическое смещение на затворе транзистора 1, формирование5 in the source circuit, which also performs an automatic bias on the gate of the transistor 1, forming

0 управл ющего сигнала динамической нагрузкой 5 цепью смещени на транзисторах 3, 4, б с помощью изменени напр жени на самой динамической нагрузке 5, а также наличие транзисто5 ров ООС по напр жению 4 и С с выхода схемы на управл ющие электроды и дополнительна стабилизаци выходного напр жени с помощью тока цепи смещени транзистором 4 и .резистором0 control signal by dynamic load 5 bias circuit on transistors 3, 4, b by changing the voltage on the dynamic load 5 itself, as well as the presence of OOS transistors on voltage 4 and C from the output of the circuit to the control electrodes and additional stabilization of the output voltage using current bias circuit of the transistor 4 and. resistor

Q позвол ет получить высокостабильное напр жение на выходе устройства.Q allows to obtain a highly stable voltage at the output of the device.

Claims

! A STABLE VOLTAGE SOURCE comprising first and second 'field effect transistors, the drains of which are connected to a terminal for connecting a power source, the gate of the second transistor is connected to a common bus, and also the third and fourth field effect transistors, the gate of the third transistor is connected to the source of the first transistor, and the type of channels the third and fourth transistors is opposite to the type of channels of the first and second transistors, characterized in that, in order to increase the stabilization coefficient, the fifth and sixth fields are introduced into it stems transistors whose type matches the type of channels "? channels of the first and second transistors, while the drain of the fifth transistor is connected to the source? the first transistor, the source - with the gates of the first and sixth transistors, with one of the terminals for connecting the load and through the resistor - with the source of the fourth transistor, and the gate - with the source of the third transistor "and with the drain of the fourth transistor, the gate of which is connected § § to the common on the bus, the drain of the sixth transistor is connected to the source of the third transistor, and the source to the drain of the third transistor.