Изобретение относитс к измерител ной технике и предназначено дл изм рени и индикации разности фаз лвух синусоидальных сигналов, а также может быть использовано при повторе нии преобразователей сдвига двух сигнсшов в цифровой код. Известен цифровой фазометр с расширением фазового интервала, содержащий формирователи входных сигналов , блок формировани расширенного интервала, пропорционального сдвигу фаз входных- сигналов, элементы управлени счетом, счетчик и цифровое стсчетное устройство l . Недостатком этого устройства вл етс низка точность, обусловленна нелинейностью генераторов линейно измен ющегос напр жени и нестабиль ностью момента срабатывани компарач тора., Известен также цифровой фазометр содержащий формирователи входных сигналов, формирователь временного интервала, выход которого подключен к входу интегратора за период, а входы - к выходам формирователей входных сигналов, последовательно соединенные цифроаналоговый преобразователь , компаратор, элемент совпадени и счетчик импульсов, делитель частоты, подключенный к второму фор мирователю входных сигналов,.к формирователю временного интервала и .элементу совпадени , при этом первый выход делител частоты соединен со входом цифроаналогового преобразовател , а выход интегратора за период - с вторым Входом компаратора. Фазомер,кроме того, содержит устройство отсчета и индикации, состо щее из блока пам ти, дешифратора и индикатора , причем входы установки счетчика и блока пам ти в нулевое состо ние объединены и подключены к второму выходу делител частоты Г2 . Недостатком известного устройства вл ютс невысока точность и змерени и малый диапазон частот исследуе мых сигналов. Цель изобретени - повышение точности измерени и расширение диапазо на частот исследуемых сигналов. Поставленна цель достигаетс тем, что в цифровой фазометр,содержа щий два формировател входных сигналов , формирователь временного интервала , выход которого подключен к входу интегратора, а входы к выходам формирователей входных сигналов, делитель частоты, подключенный к выходу второго формировател входных сигналов, последовательно соединенны основной компаратор, первый элемент совпадени и счетчик импульсов, при .чем вход установки счетчика импульсов в нулевое состо ние подключен к пepвo 1i выходу делител частоты, а первый вход основного компаратора к выходу интегратора, цифроаналоговый преобразователь, а также блок считывани и индикации, состо щий из блока пам ти, дешифратора и индикатора , дополнительно введены блок формировани N эталонных уровней напр жени , состо щий из резисTHBFioro делител напр жени на N выходов , включенного между корпусом и генератором тока, последовательно включенные блок из N - ,1 дополнительных компараторов и шифратор, второй элемент совпадени , выход которого подключен к тактовому входу блока пам ти, а первый вход через инвертор соединен с выходом основного компаратора, при этом вторые входы первого и второго элементов совладени Объединены и подключены к второму выходу делител частоты , информационные входы младших и старших разр дов блока пам ти соединены соответственно с выходами шифратора и счетчика импульсов, выход счетчика подключен также к цифроаналоговому преобразователю, выход цифроаналогового преобразовател соединен с блоком формировани эталонных уровней, выходы которого соответственно подключены к вторым входам основного и дополнительных компараторов, а первые входы последних объединены и подключены к первому входу основного компаратора, при этом выход блока пам ти через дешифратор подключен к индикатору, а входы шифратора - к выходам дополнительных компараторов. На фиг, 1 приведена структурна схема цифрового фазометра; на фиг. 2 и 3 - вр.еменные диаграммы ра:боты устройства Устройство содержит два формировател 1 и 2 входных сигналов, формирователь 3 временного интервала, делитель 4 частоты, цифроаналоговый преобразователь 5, интегратор 6, основной компаратор 7, первый элемент 8 совпадени , счетчик 9 импульсов, блок 10 считывани и индикации, включающий блок 11 пам ти, дешифратор 12 и индикатор 13, блок 14 формировани N эталонных уровней напр жени , состо щий например, из резистивного делител на U выходов, включенного между корпусом и генератором 15 тока, блок 16, включающий N дополнительных компараторов 17, шифратор 18, интегратор 19, второй элемент 20 совпадени . Выходы формирователей 1 и 2 соединены с входами формировател 3 временного интервала,выход которого через интегратор б соединен со входами основного и дополнительных компараторов 7 и 17 соответственно, вторые входы которых соединены с выходами блока 14, при этом вход блока 14 соединен с выходом цифроаналого вого преобразовател 5, вход которо го соединен выходом счетчика 9 и входом блока 11 пам ти, а второй вход последнего соединен с выходом шифратора 18, входами соединенного с выходами дополнительных компараторов 17, выходы делител 4 частоты непосредственно и через элемент 8 совпадени соединены с входами счет чика 9, выход основного компаратора 7 через инвертор 19 соединен с одним входом второго элемента 20 совп дени , другой вход которого соедине с -выходом делител 4 частоты и входом первого элемента 8 совпадени , а выход через блок 11 пам ти и деши ратор 12 с входом индикатора 13, пр этом выход основного компаратора .7 с другим входом первого элемента 8 совпадени и входом инве тора 19. На фиг, 2 и 3 обозначено: , 1)4,44 напр жени на первом и втором выходах делител 4 частоты соответс венно; UY - выходное напр жение комп ратора 7; tig --напр жение на выходе первого элемента совпадени 8;Uq , .. ,и - напр жени выходных разр дов счетчика 9 импульсов; 1 - выходной ток иифроаналогового преобразовател 5; и - выходное напр жение интеграт ра б; U,4 ,...,и,4 - эталонные уровни напр жени , форм ируемые блоком 14 совместно с цифроаналоговым преобра зователем 5; Un ,..., - напр }жение на выходах компараторов 17; UJ8 в напр жени разр дов .двоичного кода на выходе шифратора 18; - выходное напр жение инвер .тора-формировател 19;U2o напр .xeiine на выходё второго элемента совпадени 20; U,, , . . . , U / /.. - напр жени разр дов выходного двоичного кода блока пам ти 11. Цифровой фазометр работает следующим Образом. Формирователи 1 и 2 преобразуют входные синусоидальные сигналы в меандр с сохранением фазового сдвига между сигналами, В формирователе 3 происходит выделение информации о разности фаз в виде импульсов, длительность которых пропорциональна сдвигу фаз исследуемых сигналов, В интеграторе 6 эти импульсы преобразу ютс в дсвазипосто нное напр жение U(j (фиг. 2) с уровнем, пропорциональным длительности импульсов и, следовательно, фазовому сдвигу между входными сигналами. Блок 14 совместно с цифроаналоговым преобразователем (ЦАП) 5, который построен, например, по схеме преобразовател код - ток, формирует подвижную сетку из М эталонных уровней напр жени Uj ,...tl (фиг, 2 ), измен ющихс по ступенчатому пило|Образному закону и смещенных относительно друг друга на величину где &и„ - KBaiHT ступенчатого пилообразного напр жени , формируемого с помощью цифроаналогового преобразовател 5 и резистора блока 14Смещение уровней напр жени , .,,,UjJ на величину 4 Um относитель но друг друга обеспечиваетс за счет тока генератора 15 тока, протекающего в делителе блока 14 (выходные токи компараторов 17 незначительны и вли нием их на указанные напр жени можно пренебречь)-. Величина кванта ступенчатого напрушени в - выражении (1) определ етс разр дностью счетчика 9 импульсов и максимальным значением напр жени с выхода инте.гратора 6 и равна iUnJ: ; % где И- число разр дов счетчика 9 импульсов,- равное числу старших раз р дов выходного кода. Заданное значение кванта напр жени U LJn обеспечиваетс соответствукацим выбором величины кванта тока, который формируетс (как показано на фиг. 2 ) в цифроаналоговом преобразователе 5, и сопрйтивлени резистора блока 14, Число М в выражении (1), характеризуещее количество (М-1) .дополнительно введенных в устройство компараторов 17, зависит от числа i младших разр дов выходного кода фазометра , определ емых в устройстве методом считывани (т,,е. параллельно )/и рассчитываетс в соответствии с равенством . М -- -2 . Учитыва , что при .in 5 происходит резкое увеличение- объема оборудовани устройства за счет большого количества дополнительных компарато- ров 17, число (т) младших разр дов выходного кода, определ емых парал лельно, целесообразно выбирать не более трех-четырех. Компараторы 7 и 17 осуществл ют сравнение напр жени U(, с интегратора 6 с сеткой эталонных уровней напр жени U ,, U (фиг.2ж). На интервале времени от t до t, , пока напр жение Ug превышает М-й ( наибольший в данном тексте работы счетчика 9) эталонный уровень, состо ние компараторов 7 и 17 не измен етс .(фиг. 2 Ь и фиг. За ) и счет ные импульсы LI4 (фиг.2б) с делител 4,частоты через открытый элемент 8 совпадени LIfl (фиг.2е) поступают на счетчик 9. В соответствии с выходным кодом счетчика 9 Uq (фиг. 2) измен етс выходной ток 1 (фиг. 2й цифроансшогового преобразовател 5 следовательно, происходит дальнёй-шее ступенчатое увеличение эталонных уровней напр жени 1) ,... фокусируемых в блоке 14. На выходе инвертора 19 формируетс низкий уровень напр жени (фиг. ЗЬ) , в результате чего элемент 20 совпадени закрыт и в блоке 11 пам ти сохран етс код (фиг, 3), соответствующий результату, предыдущего измерени . Как только(при t - ti ) напр жен и$ (фиг. 2) с интегратора 6 окажет с меньше некоторых из М эталонных уровней напр жени , компаратор 7 и соответствующие компараторы 17 измен т свои состо ни . На выходе ком паратора 7 формируетс импульс (1 (фиг.2Ь), длительность которого про порциональна напр жению с выхода интегратора 6 (т.е. пропорциональна разности фаз входных сигналов) и коэффициенту делени делител 4 час хоты по второму выходу. После ерабатывани компаратора 7 элемент 8 совпадени закрываетс , прекращаетс поступление счетных импульсов Ug (фиг. 2-2.) на вход счетчика 9 и осуществл етс фиксаци результата измерени длительности расширенного . фазового интервала времени с дискретностью (точностью) младшего разр да счетчика 9 импульсов, соответств ющего младшему разр ду группы из fn старших разр дов выходного кода,, По состо нию дополнительные ком параторов 17 блока 16 U f--fb -, (фиг. За) в шифраторе 18 формируетс двоичный код U,g ,..., Uljg , уточн ющий фазовый сдвиг в пределах младшего разр да группы старших разр дов , т.е. определ етс П1 младших разр дов выходного кода. Таким об разом ,уровень выходного напр жени {(, интегратора 6, пропорциональный измер емому фазовому сдвигу, преобразуетс в ( m ч-п )-разр дный двоичный . код. Считывание кода , пропорционально го фазовому сдвигу, зафиксированному в счетчике 9 (п разр дов, фиг. 2д) и сформированного в шифраторе 18 (т разр дов, фиг. 36) осуществл етс в блоке пам ти 11 (фиг. ) импульсом считывани (фиг. 31), сформированным инвертором 19 и элементом 20 после срабатывани компаратора 7 ( в момент времени t t ) . Сброс счетчика 9 импульсов в исходное (нулевое) состо ние осуществл етс в Момент времени i t импульсами ид (фиг. 2q) с первого выхода делител 4 частоты. Период следовани этих импульсов определ ет длительность цикла измерени . После установки счетчика 9 импульсов в нулевое сосо ние на выходах блока 14 формировани эталонных уровней напр жени устанавливаютс минимальные уровни напр жений и цикл .измерени повтор етс . Предлагаемый цифровой измеритель позвол ет выполн ть более точное (с меньшей дискретностью ) измерение фазового сдвига при меньшей частоте повторени счетных импульсов, что позвол ет снизить требовани к быстродействию счетчика 4 импульсов и цифроаналогового преобразовател 5 и, следовательно, расширить диапазон частот исследуемых сигналов. фие.1 а и f , 5Н l