SU1056463A1

SU1056463A1 - Access and storing device

Info

Publication number: SU1056463A1
Application number: SU823428136A
Authority: SU
Inventors: Виталий Евгеньевич Ямный; Александр Михайлович Ильянок; Сергей Тимофеевич Свирин; Владимир Николаевич Чуясов
Original assignee: Белорусский Государственный Ордена Трудового Красного Знамени Университет Им.В.И.Ленина
Priority date: 1982-04-22
Filing date: 1982-04-22
Publication date: 1983-11-23

Abstract

УСТРОЙСТВО. ВЬТ50РКИ И XPAIDSHIWj содержащее первый.бипол рный транзистор, база которого подключена к входной щине, коллектор соединен с эмиттером второго бипол рного трарзистора , база котррого соединенасистоком ВДП транзистора и катодом стабилитрона , коллектор второго бипол р- ного транзистора, коллектор и база третьего и база четвертого бипол рных транзисторов объединены, эмиттер третьего и четвертого бипол рных транзисторов и сток МДП транзистора соединены с первой шиной питани , базы п того и шестого бипол/трных транзисторов соединены с минами управлени ,а их эмиттеры через первый источник тока подключены квторой шине питани , коллекторы четвертого и седьмого бипол рных транзисторов и затвор ЩП транзистора через конденсатор соединены с общей шиной питани , эмиттеры ;первого и седьмого бипол рных транзисторов объединены, анод стабилитрона подключен к выходной шине и через второй источник тока - к второй шине питани , отличающеес тем, что, с целью расширени динамического диапазона входных сигналов, дополнительн9| введены п ть бипол рных транзисторов, источник тока, три источника опорного напр жени и резисторы , причем база первого дополнительного бипол рного транзистора . соединена через дополнительный источник тока с второй шиной питани , через первый резистор - с входной ши§ ной, соединенной через второй резистор с базой седьмого, бипол рного /) транзистора, а через третий резисторс базой второго дополнительного бипол рного транзистора, соединенной через четвертый резистор с выходной -шиной, коллектор первого бипол р .ного транзистора и эмиттеры второго ;И третьего дополнительных бипол рных транзисторов объединены, коллекторы первого бипол рного транзистора и третьего и четвертого дополнительных бипол рных транзисторов объединены , коллектор второго дополнительного бипол рного транзистора соединен с затворомМД11 транзистора, коллектор п того, эмиттер четвертого дополнитель1шых бипол рных транзисторов и эмиттеры первого и седьмого бипол рных транзисторов объединены, эмиттеры первого и п того дополни- тельных бипол рных транзисторов подключены к коллектору п того бипол рно го транзистора, базы третьего, четвертого и п того дополнительных бипол рных транзисторов соединены соDEVICE. BLT50RKI and XPAIDSHIWj containing the first. Bipolar transistor, the base of which is connected to the input busbar, the collector is connected to the emitter of the second bipolar transistor, the base of which is connected to the VDP of the transistor and the cathode of the Zener diode, the collector of the second bipolar transistor, the collector manifold, and the manifold manifold manifold. the bipolar transistors are combined, the emitter of the third and fourth bipolar transistors and the drain of the MOS transistor are connected to the first power bus, the base of the fifth and sixth bipole / three transistors are connected to m control emitters, and their emitters are connected via the first power supply to the second power bus, the collectors of the fourth and seventh bipolar transistors and the gate of the SchP transistor are connected via a capacitor to the common power bus, the emitters of the first and seventh bipolar transistors are combined, the anode of the Zener diode is connected to the output bus and through the second current source to the second power bus, characterized in that, in order to expand the dynamic range of the input signals, an additional 9 | Five bipolar transistors, a current source, three reference voltage sources and resistors are introduced, with the base of the first additional bipolar transistor. connected via an additional current source to the second power bus, through the first resistor to an input bus connected through the second resistor to the base of the seventh bipolar /) transistor, and through the third resistor to the base of the second additional bipolar transistor connected through the fourth resistor output bus, the collector of the first bipolar transistor and the emitters of the second; And the third additional bipolar transistors are combined, the collectors of the first bipolar transistor and the third and fourth additional The bipolar transistors are combined, the collector of the second additional bipolar transistor is connected to the gate of the MD11 transistor, the collector is fifth, the emitter of the fourth additional bipolar transistors and emitters of the first and seventh bipolar transistors are combined, the emitters of the first and fifth additional bipolar the collector of the fifth bipolar transistor, the base of the third, fourth and fifth additional bipolar transistors are connected to

Description

ответственно с первым, вторьм и тре тьим источниками опорного напр жени , причем база седьмого бипол рного транзистора через п тый резистор подключена к выходной иине, а через шестой резистор - к общей шине питани ,котора соединена с коллекто ром шест.ого бипол рного транзистора.Responsibly with the first, second, and third voltage sources, the base of the seventh bipolar transistor is connected to the output line through the fifth resistor and to the common power bus through the sixth resistor, which is connected to the collector of the sixth bipolar transistor.

Изобретение относитс к измерительной технике и можбт быть исполь .зовано в преобразовател х формы информации , . Известно устройство выборки и хра нени , содержащее дифференциальный каскад с динамической нагрузкой, токовые переключатели, генераторы тока и запоминающий конденсатор т. Однако известное устройство имеет малый динамический диапазон входных сигналов. , Наиболее близким к изобретению по технической сущности вл етс устрой ство выборки и хранени , содержащее первый бипол рный транзистор, база которого подключегга к входной шине, коллектор соединен с эмиттером второ го бипол рного транзистора, база, которого соединена с ис ;окомЩ11 транзисто .ра, и катодом стабилитрона, кол лектор второго бипол рного транзис- тора, коллектор и база третьего и база четвёртого бипол рных транзисторов объединены, э 1иттер третьего . и четвертого бипол рйьпс транзисторов и сток ЩП транзистора соединены с первой шиной питани ,/базы п того и .шестого бипол рных транзисторов сое динены с шинами управлени 5 а их эмиттеры через первый источник тока подключены к второй шине питани , коллекторы четвертого и седьмого би пол рных транзисторов и затвор МДП транзистора через конденсатор соединены с общей шиной питани , эмйт;Теры первого и седьмого бипол рных транзисторов объединены, анод стаби литрона подключен к выходной шине и через второй источник ,тока - к вт рой шине питани 2 . Недостатком этого известного уст ройства вл етс малый динамический диапазон входных, сигналов. Цель изобретени - расширение ди на.мического диапазона входных сигналов . Поставленна цель достигаетс тем, что в устройство выборки и хранени , i содержащее первый бипол рный тран- . зистор, база которого подключена к входной шине, коллектор соединен с .эмиттером второго бипол рного транзистора , база которого соединена с истоком МДП транзистора и катодом стабилитрона, коллектор второго бипол рного транзистора, коллектор и база третьего и база четвертого бипол рных -транзисторов.объединены, эмиттер третьего и четвертого бипол рных транзисторов и сток ВДП транзистора соединены с первой шиной питани , базып того и шестого бипол рных транзисторов соединены с шд-нами управлени , а их эмиттеры через первый источншс тока подключены к второй шине питани , коллекторы четвертого и седьмого бипол рных транзисторов и затвор ВДП транзистора через конденсатор соединены с шиной питани , эмиттеру первого и седьмого бипол рных транзисторов объединены, анод стабилитрона подключен к выходной иине и через второй источник тока - к второй шине питани , дополнительно введены п ть бипол рных; транзисторов, источник тока, три источника опорного напр жени и резисторы, причем база первого дополнительного бипол рного транзистора соединена через дополнительный источник тока с второй шчг ной питани , через первый резистор С вх9,цной 1юной, соединенной через второй резистор с базой седьмого бипол рного транзистора, а через третий резистор - с базой второго дополнительного бипол рного транзистора , соединенной через четвертый резистор с выходной шиной, коллектор первого бипол рного транзистора и эмиттеры второго и третьего дополнительных бипол рных транзисторов объединены, коллекторы первого бипол рного транзистора и третье3 го и четвертого дополнительных биПОЛЯР1ШХ транзисторов объединены о лектор второгх) дополнительного бипол ного транзистора соединен с затворо МД11 транзистора, коллектор п того, эмиттер четвертого дополнительных бипол рнык транзисторов и эмиттеры первого и седьмого бипол рных транзисторов объединены, эьап тары первого и п того дополнительных бипол рных транзисторов подключены к коллектору п того бипол рного транзистора , базы третьего, четвертого и п того дополнительных бипол рных транзисторов, соединены соответствен но с первым, вторым и третьим источ никами опорного напр жени , причем база седьмого бипол рного транзистора через п тый резистор подключен к выходной шине, а через шестой резистор - к общей пшне питани , котора соединена с коллектором шестого бипол рного транзистора. На фиг.1 представлена принципиал на злектрическа схема устройства; на фиг. 2 - его амплитудна характе ристика., Устройство содержит первый бипо;л рный транзистор 1, входную шину 2 второй бипол рный транзистор 3 1ЩП транзистор 4, стабилитрон 5, третий 6, четвертый 7, п тый 8 и шестой 9 бипол рные транзисторы, первый источник 10. тока, седьмой бипол рный транзистор 11, конденсатор 12, выходную шину 13, второц источник 14 тока, первый дополнительный бипол р ный транзистор 15, дополнительный источник 16 тока, резисторы 17-19, втррой дополнительный бипол рный транзистор 20, резистор 21, третий 22 четвертый 23 и п тый 24 дополнительные бипол рные транзисторы, резисторы 25 и 26, блок 27 управлен и источники 28-30 опорного напр же- нй , Устройство работает следукщим об разом. ,. . I Вначале рассмотрим амплитудную характеристику устройства, котора обеспечивает широкий динамический Д апазон входных сигналов. В режиме выборки от блока 27 управлени на базы п того 8 и шестого 9 бипол рных транзисторов подаетс такой сиГ нал, что транзистор 8 открыт, а ; .транзистор 9 закрыт.Ток от источника 10 запитывает транзисторы I,3, 7,11,15,20,22,23 и 24, В зависимост 3 от уровн входного сигнала одни из этих тр нзйстор рв; будут открыты, а другие закрыты. Рассмотрим это подробнее . ТТусть на входнуюиину 2 устройства подаетс входной сигнал положительной или отрицательной пол рности тшсой величины, что Кл 4 . Ь (фиг.2, участок ДБ), при этом первый дополнительный бипол рный транзистор 15 закрыт, а п тьш допол ннтельный бицол риьш транзистор 24 открыт, вследствие того, что с помощью дoпoлнитeль ra o источника 16 тока и первого резистора 17, а , также с помощью источника 30 опор-, iHoro напр жени (Eorti) создаютс такие услови , что вдипазоне входных сигналок-и « U0j(UjJ на базе первого до,полнительного бипол рного транзистора всегда напр жение более отрицательное, чем на базе п того дополнительного бипол рного тран- . зистора. Дл этого необходимо обес„печить , чтобы. . ; i lUi. -fEonvl-. (0 , . . При у 1еньшении входного сигнала база первого дополнительного бипол рного транзистора становитс более отрицательной и указанные услови будут только .улучшатьс . Ток 1« выбирают в пределах нескольких миллиампер . EQJ-,- должно быть на 1-2 В больше , чем магссимальное значение входного сигнала отрицательной пол рности- ДЛЯ того, чтобы транзистор 24 не входил в насыс ение. Эти услови определ ют выбор pesMCTOPii Г/ при зпданНОМ значении U При условии (l) в диапазоне U С 4 и пу и,{-второй и третий дополни тельные бипол рные транзисторы 20 И 22 обесточены. В этом же диапазоне входных сигналов четвертый дополни- /тельный бипол рный транзистор закрыт , так как его база подключена К втором источнику 29 опорного напр жени , причём . Eon.7i (2) Дл сигналов, более положительных , чем и/л } напр жение на базе первого бипол рного транзистора по отношению к базе четвертого дополни- тельного бипол рного транзистора положительно и поэтому транзистор 23 закрыт.Следовательно в диапазоне U2;- вх tC.U| открыты транзисторы 1,11,3,6,7, 24,8 и 4, устройство представл ет собой неинвертирующий усилитель, ко эффициент которого определ етс резисторами 25 и 26 обратной св зи: К « 1 - Кв/Кб, (З) . Необходимо такке отметить что дл исключени вли ни резисторов 18, 19 и 21 на коэффициент передачи усилител , следует вьшолнить уело- ВИЯ , , л г . (.) . . R,fe«- Re . . k ei. . Эти услови в реальной схеме выполнить нетрудно« При увеличении входного сигнала отрицательной пол рности так, что jUexl четвертый дополнительный бипол рный транзистор 23 откроетс , а первый бипол рный транзисто 1 закроетс . Схема начнет работать как Ш-1В ер тирующий усилитель, при этом наклон ЛИНИИ А0 будет опредеп тьс величиной резистора 18. При увеличении входного сигнала положительной пол рности i)|)(,j , первый. дополнительньш бипол рный транзистор 15 откроетс , а п тый дополнительньш бипол рный транзистор 24 закроетс вследствие того, что база транзистора 15 в диапазоне положительна по отношению к базе транзистора 24. Это приведет к обесточиванию Ьервого и седьмого бипол рных траи1исторов. Входной сигнал в этом -случае будет поступать на усилитель, у которого .дифференциальный каскад собран на втором и третьем дополнительных бипол рных транзисторах. Устройство при (lljj работаеткак инвертирующий усилитель,. Таким образом наличие дополнител ных бипол рных тралзисторов и их соединение позвол ет получить лома ную амплитудную характеристику уст ройства участка вДбГ , при этом сиг налы-малой, величины усиливаютс е коэффициентом усилени К 1, а сигналы большой величины усиливаютс существенно меньше, что позвол ет расширить диапазон входных сигналов. Данное устройств.о как бы замен ет два устройства с разными коэффициентами усилени , В режиме хранени от блока 27 управлени на базы четвертого и п того бипол рных транзисторов подаетс такой пол рности и величины сигнал , чтобы транзистор 8 закрылс , а транзистор 9 открылс „ Независимо от величины входного сигнала все остальные бипол ртлые транзисторы обесточиваютс за очень короткое врем (менее. 1 не), а на конденсаторе 12 зафиксируетс напр жение, которое было на нем до подачи управл ющего сигнала. Так как режим ВДП транзистора 4 лишь незначительно изменитс (за счет уменьшени нагрузки), то напр жение на выходной шине 13 останетс .равным тому напр жению, которое было до по-. дачи управл ющего сигнала. В описанной схеме нагрузкой дифференциальных каскадов служат третий и четвертый бипол рные транзисторы 6 и 7, которые включены дл получени большого коэффициента усилени без отрицательной обратной св зи. Второй бипол рный транзистор 3 включен дл выравнивани мощности, рассеиваемой на транзисторах дифференциального каскада. Стабилитрон 5 включен дл обеспечени нормальной передачи сигналов отрицательной по-л рности . Генератор тока 14 включен дл уменьшени нелинейных искажений при передаче сигналов отрицательной и положительной пол рности. Таким образом, предлагаемое устройство обеспечивает режим выборки и хранени , причем в режиме выборки амплитудна характеристика устройства имеет вид ломаной линии, что увепичивает динамический диапазон вход-, ных сигналов.The invention relates to a measurement technique and can be used in converters of information form,. A sampling and storage device containing a differential stage with dynamic load, current switches, current generators and a storage capacitor T is known. However, the known device has a small dynamic range of input signals. The closest to the invention in its technical essence is a sampling and storage device containing a first bipolar transistor, the base of which is connected to the input bus, the collector is connected to the emitter of the second bipolar transistor, the base of which is connected to an electrical transistor. , and the cathode of the Zener diode, the collector of the second bipolar transistor, the collector and the base of the third and the base of the fourth bipolar transistors are combined, this is the third. the fourth bipole transistors and the SCHP transistor drain are connected to the first power bus / base of the fifth and sixth bipolar transistors connected to the control bus 5 and their emitters are connected to the second power bus through the first current source and the fourth and seventh bi fields transistors and an MDP transistor gate through a capacitor connected to a common power bus, emit; The first and seventh bipolar transistors are connected, the anode of the lithron is connected to the output bus and through the second source to the second bus or 2. The disadvantage of this known device is the small dynamic range of the input signals. The purpose of the invention is the extension of the dian. The goal is achieved by the fact that the sampling and storage device i contains the first bipolar trans-. A transistor, the base of which is connected to the input bus, the collector is connected to the second emitter of the bipolar transistor, the base of which is connected to the source of the MOS transistor and the zener diode cathode, the collector of the second bipolar transistor, the collector and the base of the third and the base of the fourth bipolar transistors. the emitter of the third and fourth bipolar transistors and the drain of the VDP of the transistor are connected to the first power bus, the base of the one and the sixth bipolar transistors are connected to the control wmd, and their emitters through the first source the current is connected to the second power bus, the collectors of the fourth and seventh bipolar transistors and the gate of the VDP of the transistor are connected via a capacitor to the power bus, the emitter of the first and seventh bipolar transistors are combined, the anode of the Zener diode is connected to the output bus and through the second current source to the second power bus , additionally introduced five bipolar; transistors, current source, three voltage sources and resistors, the base of the first additional bipolar transistor is connected via an additional current source to the second power supply, through the first resistor C in 9, connected to the base of the seventh bipolar transistor and through the third resistor - with the base of the second additional bipolar transistor connected through the fourth resistor to the output bus, the collector of the first bipolar transistor and the emitters of the second and third additional Additional bipolar transistors are combined, the collectors of the first bipolar transistor and the third and fourth additional bipolar transistors are connected to the second) additional bipolar transistor gate connected to the gate of the MD11 transistor, the collector of the fifth, the emitter of the fourth bipolar transistor, and the emitter of the fourth additional bipolar transistors and to which the additional cipolar circuits of the additional cipolar transistors of the additional cipolar transistors of the additional transistor bipolar transistors are connected to the first additional bipolar transistor. the transistors are combined, the first and fifth additional bipolar transistors are connected to the collector of the fifth bipolar transistor, the base The second, fourth, and fifth additional bipolar transistors are connected, respectively, to the first, second, and third sources of reference voltage, with the base of the seventh bipolar transistor connected to the output bus through the fifth resistor, and through the sixth resistor to the common power supply pin. which is connected to the collector of the sixth bipolar transistor. Figure 1 shows the principle of the electrical circuit of the device; in fig. 2 - its amplitude characteristic., The device contains a first bipole; a transistor 1; an input bus 2; a second bipolar transistor 3; a SSCP transistor 4; a zener diode 5, a third 6, a fourth 7, a fifth, and a sixth 9 bipolar transistors; the first current source 10., seventh bipolar transistor 11, capacitor 12, output bus 13, second current source 14, first additional bipolar transistor 15, additional current source 16, resistors 17-19, insert additional bipolar transistor 20, resistor 21 , third 22 fourth 23 and fifth 24 additional bipo The local transistors, the resistors 25 and 26, the block 27 are control and the sources 28–30 are reference voltages. The device works as follows. , . I First consider the amplitude response of the device, which provides a wide dynamic input signal. In the sampling mode from the control unit 27, a signal is fed to the bases of the fifth 8 and sixth 9 bipolar transistors such that the transistor 8 is open as well; the transistor 9 is closed. The current from the source 10 supplies the transistors I, 3, 7,11,15,20,22,23 and 24, In dependence of 3 on the level of the input signal, one of these transistors pv; will be open while others are closed. Consider this in more detail. A Tust on the input 2 of the device is given an input signal of positive or negative polarity, which is Cl 4. B (FIG. 2, section DB), wherein the first additional bipolar transistor 15 is closed, and five additional transistor 24 is open, due to the fact that with the help of the additional ra ra current source 16 and the first resistor 17, a, also with the help of a source of 30 supportive, iHoro voltages (Eorti), such conditions are created that, in the range of input signal and u0j (UjJ on the basis of the first additional bipolar transistor, the voltage is always more negative than on the base of the fifth additional bipolar transistor. To do this, it is necessary to ensure that i lui. -fEonvl-. (0,.. When the input signal decreases, the base of the first additional bipolar transistor becomes more negative and the specified conditions will only be improved. Current 1 "is chosen within a few milliamperes. EQJ-, - must be 1-2 V greater than the magmaximal value of the input signal of negative polarity - TO prevent the transistor 24 from becoming saturated.These conditions determine the choice of pesMCTOPii G / at a voltage value of U Under the condition (l) in the range U С 4 and PU and, {- the second and third additional bipolar transistors ry 20 and 22 are de-energized. In the same range of input signals, the fourth additional bipolar transistor is closed, since its base is connected to the second source 29 of the reference voltage, and. Eon.7i (2) For signals that are more positive than u / l}, the voltage at the base of the first bipolar transistor relative to the base of the fourth additional bipolar transistor is positive and therefore the transistor 23 is closed. Consequently, in the U2 range; tC.U | the transistors are 1, 11, 3, 6, 7, 24, and 4, the device is a non-inverting amplifier, the coefficient of which is determined by the feedback resistors 25 and 26: K ~ 1 - kV / Kb, (3). It should also be noted that in order to eliminate the influence of resistors 18, 19 and 21 on the gain of the amplifier, it is necessary to implement the design, lg. (.) . R, fe “- Re. . k ei. . These conditions in a real circuit are easily accomplished by increasing the input signal of negative polarity so that jUexl opens the fourth additional bipolar transistor 23 and the first bipolar transistor 1 closes. The circuit will begin to operate as an W-1B rotating amplifier, and the slope of the LINE A0 will be determined by the value of resistor 18. As the input signal of positive polarity increases i) |) (, j, the first. Additional bipolar transistor 15 will open, and the fifth The additional bipolar transistor 24 is closed due to the fact that the base of the transistor 15 in the range is positive with respect to the base of the transistor 24. This will de-energize the First and Seventh bipolar tractors. The input signal in this case will go to the amplifier, which Go. Differential cascade assembled on the second and third additional bipolar transistors. The device when (lljj works as an inverting amplifier. Thus, the presence of additional bipolar tractors and their connection allows to obtain a breaking amplitude characteristic of the device section of VDBG, while the signals - small, the magnitudes are amplified by the gain factor K 1, and the signals of a large magnitude are amplified significantly less, which allows to expand the range of input signals. This device replaces two devices with different gain factors. In the storage mode from control unit 27, the bases of the fourth and fifth bipolar transistors are supplied with such polarity and magnitude that the transistor 8 closes and the transistor 9 opens "Independently" From the size of the input signal, all other bipolar transistors de-energize for a very short time (less than 1), and the voltage on the capacitor 12 is fixed before the control signal was applied. Since the VDP mode of the transistor 4 only slightly changes (due to a decrease in load), the voltage on the output bus 13 will remain equal to the voltage that was before the load. give control signal. In the described scheme, the load of the differential stages is the third and fourth bipolar transistors 6 and 7, which are included to obtain a large gain without negative feedback. A second bipolar transistor 3 is included to equalize the power dissipated in the transistors of the differential stage. Zener diode 5 is turned on to provide normal negative polarity signal transmission. A current generator 14 is turned on to reduce non-linear distortions in the transmission of signals of negative and positive polarity. Thus, the proposed device provides the mode of sampling and storage, and in the sampling mode, the amplitude characteristic of the device has the form of a broken line, which increases the dynamic range of the input signals.

5five

л,lt

Фиг.11

Claims

DEVICE. SAMPLES AND STORAGE, containing the first. Bipolar transistor, the base of which is connected to the input bus, the collector is connected to the emitter of the second bipolar transistor, the base of which is connected by a system of t-AC transistors and the cathode of sta-, bilitron, collector of the second bipolar transistor and base, collector the third and the base of the fourth bipolar transistors are combined, the emitter of the third and fourth bipolar transistors and the drain of the MOS transistor are connected to the first power bus, the bases of the fifth and sixth bipolar transistors are connected to control, - and their emitters are connected to the fourth power bus through the first current source, the collectors of the fourth and seventh bipolar transistors and the gate of the MOS transistor are connected to the common power bus through the capacitor, the emitters of the first and seventh bipolar transistors are combined, the zener diode anode is connected to the output bus and through a second current source - to the second power bus, characterized in that, in order to expand the dynamic range of the input signals, five bipolar transistors are added, a current source, three the reference voltage source and resistors, and the base of the first additional bipolar transistor is connected through an additional current source to the second power rail, through the first resistor to the input bus connected through the second resistor to the base of the seventh bipolar transistor, and through the third resistor to the base of the second additional bipolar transistor connected through the fourth resistor to the output bus, the collector of the first bipolar transistor and emitters of the second; and the third additional bipolar transistor combined, the collectors of the first bipolar transistor and the third and fourth additional bipolar transistors are combined, the collector of the second additional bipolar transistor is connected to the gate of the MOS transistor, the collector of the fifth, the emitter of the fourth additional bipolar transistors and the emitters of the first and seventh additional bipolar transistors are combined transistors connected to the collector of the fifth bipolar transistor, the base of the third, fourth and fifth additional -negative bipolar transistors are connected soSU 1056463

1056463;

responsibly with the first, second, and third sources of the reference voltage, the base of the seventh bipolar transistor connected to the output back through the fifth resonator, and to the common power bus through the sixth resistor, which is connected to the collector of the sixth bipolar transistor.

1. ,