SU1053301A1 - Асинхронна система св зи - Google Patents

Асинхронна система св зи Download PDF

Info

Publication number
SU1053301A1
SU1053301A1 SU802979229A SU2979229A SU1053301A1 SU 1053301 A1 SU1053301 A1 SU 1053301A1 SU 802979229 A SU802979229 A SU 802979229A SU 2979229 A SU2979229 A SU 2979229A SU 1053301 A1 SU1053301 A1 SU 1053301A1
Authority
SU
USSR - Soviet Union
Prior art keywords
output
adder
outputs
taps
block
Prior art date
Application number
SU802979229A
Other languages
English (en)
Inventor
Александр Михайлович Аносов
Владимир Васильевич Кравченко
Сергей Борисович Макаров
Александр Владимирович Михайлов
Игорь Анатольевич Цикин
Original Assignee
Ленинградский Ордена Ленина Политехнический Институт Им.М.И.Калинина
Организация П/Я В-8828
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ленинградский Ордена Ленина Политехнический Институт Им.М.И.Калинина, Организация П/Я В-8828 filed Critical Ленинградский Ордена Ленина Политехнический Институт Им.М.И.Калинина
Priority to SU802979229A priority Critical patent/SU1053301A1/ru
Application granted granted Critical
Publication of SU1053301A1 publication Critical patent/SU1053301A1/ru

Links

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

АСИНХРОННАЯ СИСТЕМА,СВЯЗИ, содержаща  на передающей стороне коммутатор и два канала, состо щих каждый из линий задержки с отводами, гетеродина и сумматора, а также из двух цепей включающих смеситель, причем выход гетеродина непосредст венно и через фазовращатель подключен к входам смесителей двух, цепей, выходы смесителей подключены к входу сумматора, выходы сумматоров подключены к ВХОДШ1 выходного сумматора, выход которого через преобразователь частоты подключен к широкополосному усилителю передачи, выходы коммутатора соединены .с входами линий задержки с отводами, а на приемной стороне усилитель мощности, выход которого соединен с п каналами, каждый из которых состоит из последовательно соединенных nepBoio полосового фильтра, преобразовател  частоты , второго полосового фильтра, блока фазовой автоподстройки частоты 1ФАПЧ ), третьего полосового фильтра, отличающа с  тем, что, с целью увеличени  скорости передачи с одновременным увеличением помехоустойчивости , на передающей стороне введены в кгшдую цепь Двух каналов последовательно соединённые блок весовых коэффициентов и фильтр нижних частот, выход которого соединен с вторым входом смесител , отводы линии задержки соединены соответственно с блока весовых коэффици (Л ентов каждой цепи, а на приемной стороне в каждый канал введены последовательно соединенные перемножитель, лини  задержки с отводами, блок весовых коэффициентов и cyi ii-iaTop, а также программно-временной блок, выходы которого соединены соответственно с вторыгли входш«1и блока весовых коэффициентов и сумматора, а выход сд третьего полосового фильтра и второй выход блока ФАПЧ соединены с выхода00 00 ми перемножител .

Description

Изобретение относитс  к технике св зи и может использоватьс  в асинхронных высокоскоростных дискретных системах св зи. Известно устройство дл  формировани  частотно-манипулированных сигНсшов , занимающих ограниченную полосу частот и содержащее формирователь информации, модул тор и передатчик 1 . Недостатком такого устройства  вл етс  сложность и неудобство исполь зовани  его дл  формировани  сигналов с фазовой манипул цией. Наиболее близким техническим решением к изобретению  вл етс  асинхронна  система св зи, содержаща  на передающей стороне коммутатор и два канала, состо щих каждый из линии за держки с отводами, гетеродина и сум матора, а также из двух цепей, включающих смеситель, причем выход гетеродина непосредственно и через фазовращатель подключен к входам смесите лей двух цепей, выходы смесителей подключены к входу сумматора, выходы сумматоров подключены к входам выход ного сумматора, выход которого через преобразователь частоты подключен к широкополосному усилителю передачи, выходы коммутатора соединены с входами линий задержки с отводами, а на приемной стороне усилитель мощности, . выход которого соединен с п канеишгли, каждый из которых состоит из последо вательно соединенных первого полосевого фильтра, преобразовател  частоты , второго полосового фильтра, блок ФАПЧ, третьего полосового фильтра 2 Недостатки известной системы состо т в том, что она имеет недостаточ но высокую помехоустойчивость и невы сокук скорость передачи. Цель изобретени  - увеличение ско рости передачи с одновременным увеличением помехоустойчивости. Поставленна  цель достигаетс  тем что в асинхронной системе св зи, содержащей на передающей стороне комму 0татор и два канала, состо щих каждый из линии задержки с отводами, гетеро дина и сумматора, а также из двух цепей, включающих смеситель,причем вынод гетеродина непосредственно и через фа овргицатель подключен к входам смесителей двух цепей, выходы смесителей подключены к входу сумматора , выходы сумматоров подключены к входам выходного сумг атора, выход ко торого через преобразователь частоты подключен к широкополосному усилителю передачи, выходы коммутатора соединены с входами линий задержки с отводами, а на приемной стороне усилитель мощности, выход которого соединен с п каналами, каждый из которых состоит из последовательно соеЕдиненных первого полосового фильтра, преобразовател  частоты, второго полосового фильтра, блока ФЛПЧ, третьего полосового фильтра, на передающей стороне введены в каждую цепь двух каналов последовательно соединенные блок весовых коэффициентов и фильтр нижних частот, выход которого соединен с вторым вюдом смесител , отводы линии задержки соединены соответственно с BxoiiaNm блока весовых коэффициентов каждой цепи,а на приемной стороне в каждый канал введены последовательно соединенные перемножитель , лини  задержки с отводами , блок весовых коэффициентов и сумматор, а также программно-временНой блок, выходы которого соединены соответственно с вторыми входами блока весовых коэффициентов и сумматооа , а выход третьего полооовсйо : фильтра и второй выход блока ФАЙЧ соединены с выходами перемножител . На чертеже дана блок- схема предлагаемой асинхронной системы св зи. Асинхронна  система св зи содержит коммутатор 1, блок 2 весовых коэффициентов , линию 3 задержки с отводами , фильтр 4 нижних частот, сме итель 5, фазовращатель б, гетеродин 7, сумматор 8, выходной сумматор 9, преобразователь 10 частоты, широкополосный усилитель 11 передачи, на приемной стороне содержит усилитель 12 мощности, первый полосовой фильтр 13, преобразователь 14. частоты , второй полосовой фильтр 15,блок 16 ФАПЧ, третий полосовой фильтр 17, перемножитель 18, линию 19 задержки с отводами, блок 20 весовых коэффициентов , программно-временной блок 21, сумматор 22. Асинхронна  система св зи работает следуюцим образом. Информационна  последовательность воичных символов поступает на вход коммутатора 1. В зависимости от хаактера информации импульсы поступат либо на линию 3 задержки первого анала, либо на линию 3 задержки второго канала. К отводагл линии 3 одключены блоки 2. Коэффициенты пеедачи четырех блоков 2 соответственно пропорциональны выборочным значени м из составл к цих: «e(t)j,(t), (i), (t), где А - комплексна  огибающа  формируемого , ограниченного по спектру сигнала с заданным законом изменени  амплитуды и фазы колебани . Количество элементов в блоках 2 определ етс  из следующих соотношек где и v

Claims (1)

  1. АСИНХРОННАЯ СИСТЕМА СВЯЗИ, содержащая на передающей стороне коммутатор и два канала, состоящих каждый из линий задержки с отводами, гетеродина и сумматора, а также из двух цепей, включающих смеситель, причем выход гетеродина непосредственно и через фазовращатель подключен к входам смесителей двух, цепей, выходы смесителей подключены к входу сумматора, выкоды сумматоров подключены к входам выходного сумматора, выход которого через преобразователь частоты подключен к широкополосному усилителю передачи, выходы коммутатора соединены с входами линий задержки с отводами, а на приемной стороне усилитель мощности, выход которого соединен с η каналами, каждый из которых состоит из' последовательно соединенных первого полосового фильтра, преобразователя частоты, второго полосового фильтра, блока фазов'ой автоподстройки частоты (ФАПЧ ), третьего полосового фильтра, · отличающаяся тем, что, с целью увеличения скорости передачи с одновременным увеличением помехоустойчивости, на передающей стороне введены в каждую цепь двух каналов последовательно соединённые блок весовых коэффициентов и фильтр нижних частот, выход которого соединен с · вторым входом смесителя, отводы линии задержки соединены соответствен- g но о входами блока весовых коэффициентов каждой цепи, а на приемной стороне в каждый канал введены последовательно соединенные перемножитель, линия задержки с отводами, блок весовых коэффициентов и сумматор, а также программно-временной блок, выходы которого соединены соответственно с вторыми входами блока весовых коэффициентов и сумматора, а выход третьего полосового фильтра и второй выход блока ФАПЧ соединены с выходами перемножителя.
    SU „„1053301 >
    I
    I
SU802979229A 1980-09-05 1980-09-05 Асинхронна система св зи SU1053301A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU802979229A SU1053301A1 (ru) 1980-09-05 1980-09-05 Асинхронна система св зи

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU802979229A SU1053301A1 (ru) 1980-09-05 1980-09-05 Асинхронна система св зи

Publications (1)

Publication Number Publication Date
SU1053301A1 true SU1053301A1 (ru) 1983-11-07

Family

ID=20916694

Family Applications (1)

Application Number Title Priority Date Filing Date
SU802979229A SU1053301A1 (ru) 1980-09-05 1980-09-05 Асинхронна система св зи

Country Status (1)

Country Link
SU (1) SU1053301A1 (ru)

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
1. Авторское свидетельство СССР 642871, кл. Н 04Л 27У12, 1976. 2. Авторское свидетельство СССР № 500596, кл. Н 041, 3/00, 1974 (прототип). *

Similar Documents

Publication Publication Date Title
US6424683B1 (en) Circuit for demodulating two-dimensional data symbols transmitted by a carrier-based data transmission
US5625641A (en) Correlator, synchronizer provided with the correlator, and fast frequency hopping spread spectrum receiver provided with the synchronizer
US5040192A (en) Method and apparatus for optimally autocorrelating an FSK signal
JP2765600B2 (ja) 復調回路
GB2277010A (en) Generation and demodulation of modulated carrier signals
US4477916A (en) Transmitter for angle-modulated signals
US4224575A (en) Phase/frequency controlled phase shift keyed signal carrier reconstruction circuit
SU1053301A1 (ru) Асинхронна система св зи
EP0480674B1 (en) Binary phase shift key modulator
US6608532B2 (en) Circuit configuration for producing a quadrature-amplitude-modulated transmission signal
JP2899160B2 (ja) 復調・ロールオフフィルタ処理方法
KR100959229B1 (ko) 데이터 수신 장치
EP1453265A1 (en) Information transfer methods
RU2247474C1 (ru) Устройство квадратурного приема частотно- манипулированных сигналов
Singh et al. Digital single-sideband modulation
SU1053318A1 (ru) Устройство приема частотно-манипулированных сигналов
RU2211530C2 (ru) Способ передачи информации
SU1188901A1 (ru) Устройство дл автокоррел ционного приема сигналов при манипул ции с минимальным сдвигом частоты
SU1378082A1 (ru) Устройство дл передачи и приема дискретной информации
SU1626411A1 (ru) Цифрова система св зи с квадратурной модул цией
SU1336260A1 (ru) Восьмиканальный преобразователь вида уплотнени каналов
SU902274A2 (ru) Лини радиосв зи дл многолучевых каналов
SU1096761A1 (ru) Приемник фазоманипулированных сигналов с одной боковой полосой
SU1187281A1 (ru) Система связи
SU801280A1 (ru) Многолучева система радиосв зи