SU1050089A1 - Inverter control device - Google Patents

Inverter control device Download PDF

Info

Publication number
SU1050089A1
SU1050089A1 SU823439494A SU3439494A SU1050089A1 SU 1050089 A1 SU1050089 A1 SU 1050089A1 SU 823439494 A SU823439494 A SU 823439494A SU 3439494 A SU3439494 A SU 3439494A SU 1050089 A1 SU1050089 A1 SU 1050089A1
Authority
SU
USSR - Soviet Union
Prior art keywords
output
input
inputs
flip
outputs
Prior art date
Application number
SU823439494A
Other languages
Russian (ru)
Inventor
Александр Геннадьевич Азаров
Станислав Иванович Королев
Виктор Владимирович Полонский
Геннадий Иванович Цветков
Original Assignee
Научно-Исследовательский Институт Автоматики И Электромеханики При Томском Институте Автоматизированных Систем Управления И Радиоэлектроники
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Научно-Исследовательский Институт Автоматики И Электромеханики При Томском Институте Автоматизированных Систем Управления И Радиоэлектроники filed Critical Научно-Исследовательский Институт Автоматики И Электромеханики При Томском Институте Автоматизированных Систем Управления И Радиоэлектроники
Priority to SU823439494A priority Critical patent/SU1050089A1/en
Application granted granted Critical
Publication of SU1050089A1 publication Critical patent/SU1050089A1/en

Links

Landscapes

  • Inverter Devices (AREA)

Abstract

УСТРОЙСТВО ДЛЯ УПРАВЛЕНИЯ ИНВБРТОРСШ, содержащее соединенные последовательно задающий генератор, . Фо{ ировдтель треугольного напр жени  и первый вход блока сравнени / второй вход которого предназначен дл  подключени  источника управл ющего напр жени , причем блок сравнени  имеет пр мой и инверсный выходы, делитель частоты на два, вход которого подключен к выходу задающего генератора, два формировател  выхоД ных импульсов, отличают е ес   тем, что, с целью расширени  диапазона регулировани , оно дополнительно снабжено первым и вто{ м D-триггерами, а. каждый формирователь выходных импульсов содержит D триггер , элемент ИСКЛЮЧАЮИЩЕ ИЛИ, элемент РАВНОЗНАЧНОСТЬ, блок совпадени  и счетчик импульсов, выходы которого подключены к блоку .совпадени , выход которого подключен к тактовому входуD-триггера информационный вход которого объединен с одним из входов элемента ИСКЛЮЧАЮЩЕЕ ИЛИ и образует первый вход формировател , инверсный выход D-триггера подк-лючен к одному из входов элемента РАВНОЗНАЧНОСТЬ, другой вход которого  вл етс  вторым входом фо(ировател , выход элемента ИСКЛЮЧАЮЩЕЕ ИЛИ подключен к входу установки счет чика импульсов, счетные входы счетчиков обоих каналов объе,динены  вл ютс  третьими входами формирователей и подключены к выходу згшаюцего генератора, тактовые входы первого и второго D-триггеров подключены соответственно к пр мому и инверсному выходам блока сравнений,информационный вход первого D-триггераподклю чен к выходу делител  частоты на два, информационный вход второго р-триггера подключен к пр мому выходу 01 первого D-триггера, первые входы вышеуказанных формирователей подключены к пр мым выходам соответствующих D-триггеров, вторые входы - к их 00 со инверрнык4 выходам.A DEVICE FOR CONTROLLING INVBTORSH containing a serially connected master oscillator,. The triangle voltage input and the first input of the comparison unit / second input of which is intended for connecting the control voltage source, the comparison unit having direct and inverse outputs, a frequency divider for two, the input of which is connected to the output of the master oscillator, two output drivers These pulses are distinguished by the fact that, in order to expand the range of regulation, it is additionally equipped with first and second D-triggers, a. each output pulse shaper contains a D flip-flop, an EXCLUSIVE OR element, an EQUIDITY element, a match block and a pulse counter whose outputs are connected to a matching block whose output is connected to a clock input of the D-trigger whose information input is combined with one of the inputs of the EXCLUSIVE OR and forms the first input of the generator, the inverse output of the D-flip-flop is connected to one of the inputs of the EQUIDITY element, the other input of which is the second input of the input (expander, the output of the element EXCLUSIVE LI is connected to the input of the pulse counter, the counting inputs of the counters of both volume channels, dinenes are the third inputs of the drivers and connected to the output of the generator, the clock inputs of the first and second D-flip-flops are connected to the direct and inverse outputs of the comparison unit, information input the first D-flip-flop is connected to the output of the frequency divider by two, the information input of the second p-flip-flop is connected to the forward output 01 of the first D-flip-flop, the first inputs of the above drivers are connected to Direct outputs of the corresponding D-flip-flops, the second inputs - to their 00 with invert 4 outputs.

Description

Изобретение относитс  к электро технике и может быть использовано дл  управлени  .статическими преобра , зовател ми. Известно устройство дл  управлени  инвертором, содержащее два магнитных усилител , управл емы дифференциальным усилителем. Первоначально фаза выходных импульсов каждого магнитного усилител  смещена на 90 эл.град. При изменении- управл ющего напр жени  ток ь правлени  одного марнитного усилител  уве личиваетс , а другого уменьшаетс , так что фаз.а выходных импульсов одн го мдг.нитного усилител  становитс  больше 90,, а второго - меньше 90 эл.град, на ту же величину, К вы ходам магнитных усилителей подключе ны триггеры, на выходе которых фор мируютс  управл ющие импульсы ClЗНедостатком .устройства  вл етс  инерционность регулировани . Наиболее близким по технической сущностии достигаемому эффекту к изобретению  вл етс  устройство дл  управлени  инвертором, содержащее последовательно соединенные задающи генератор, форйирователь треугольно го напр жени , блок сравнени , а также делитель частоты и формирователи выходных импульсов. В моменты равенства треугольного напр жени  с управл ющим на выходе блока срарнени  фору1ируютс  импульсы, у которых передний и задний фронты расположены симметрично относительно середины импульсов задающего генератора . Первый формирователь импульсов синхронизируетс  по переднему фронту, а второй - по заднему 2. Недостаток устройства - ограниченный диапазон регулировани , кото рый, составл ет эл.град. В тр. же врем  дл  регулировани  выходных параметров статического пр образовател  с выходом на переменном токе одним из наиболее эффектив ных средств  вл етс  вольторе:в8рсив ный регул тор, который представл ет собой инвертор напр жени , регулиру мый в диапазоне О-360 эл.град. Дл  питани  потребителей, требующих по услови м эксплуатации реверса фазы, также необходим инвертор с диапазоном регулировани  0-360 эл.град. Целью изобретени   вл етс  расши рение диапазона регулировани . Поставленна  цель достигаетс  тем, что устройство дл  управлени  инвертором, содержащее соединенные последовательно задающий генератор, формирователь треугольного напр жени  и блок сравнени ,.второй вход которого предназначен дл  подключени  источника управл ющего напр жени , делитель частоты на два, вход которого подключен к выходу задающе го генератора,два формировател  выходных импульсов, снабжено первым и вторым D-триггерами, а каждый формирователь выходных импульсов содержит D -триггер, элемент ИСКЛЮЧАЮЩЕЕ ИЛИ, элемент РАВНОЗНАЧНОСТЬ, блок, совпадени  и счетчик импульсов, вы-, ходы которого подключены к блоку совпадени , выход которого подключен к тактовому входу D-триггера, информационный вход которого Объединен с одним из входов элемента ИСКЛЮЧАЮЩЕЕ ИЛИ и образует первый -вход формирова .тел , инверсный выход D-триггера подключен к одному из.входов элемента РАВНОЗНАЧНОСТЬ, другой вход которого  вл етс  вторым входом формировател , вьрсод элемента ИСКЛЮЧАЮ1ЧВЕ ИЛИ подключен к входу установки счетчика импульсов,. счетные входы счетчиков обоих формирователей объединены,  вл ютс  третьими входами формирователей и подключены к выводу задающего генератора, тактовые входы первого и второго D-триггеров подключены соответственно к пр мому и инверсному выходам блока сравнени , информационный вход первого D-триггера подключен к выходу делител  частоты на два, информационный вход второго Dтриггера подключен к пр мому выходу первого В-трихгера,первые входы выше указанных формирователей подключены к пр мым выходам соответствующих D . -триггеров, вторые входы - к их инверсным вьрсодам. На фиг.1 представлена схема уст1х йства дл  управлени  инвертором; на фиг.2 - диаграммы, по сн ющие работу устройства. Устройство содержит задающий генератор .1, формирователь 2 треугольного напр жени , блок 3 сравнени , делитель частоты на два 4, два формировател  5 и 6 синхронизируемых импульсов и два канала 7 и 8 формировани  управл ющих импульсов, каж- , дый из которых содержитD-триггер 9, элемент ИСКЛЮЧАЮЩЕЕ ИЛИ 10/ элемент РАВНОЗНАЧНОСТЬ И, счетчИк 12 импульсов и блок 13 совпадени . Выход задающего генератора 1 высокой частоты , подключен .к счетньм входам счетчиков 12 импульсов обоих каналов 7 и 8 формировани  управл ющих импульсов . Выход основной частоты эадающего генератора 1 подключен к входам делител  на два 4 и .формировател  2 треугольного напр жени , выход которого подключен к из входов блока 3 сравнени , к другому входу которого подключено 5шравл ющее напр жение Чу. Пр мой выход блока 3 сравнени  подключен к так- товому входу формировател  б синхронизируемых импульсов. Иифо мационный вход формировател  5 симхроиизируемых импульсов подключен к выходу делител  на два 4, а информационный вход формировател  б синхронизируемы импульсов подключен к пр мому выходу формировател  5 синхронизируемых импульсов . Выходы формирователей синх рониэируемых импульсов, каждый из .которых представл ет собой тактируе мый D-триггер, подключены к соответствующим каналам 7 и 8 формировани  управл ющих импульсов, которые выполнены идентичными. Выходы счетчика 12 импульсов подключены к блоку 13 совпадени , выход которого подключён к тактовому входу триггера 9, инфоЕмациоиный вход которого объеди иен с одним из входов элемента ИС- КЛЮЧАЩЕЕ ИЛИ 10 И подключён к пр мому вькоду формировател  5 (или 6) синхронизирующих импульсов, инверсный выход которого подключен к одному из входов элемента РАВНОЗНАЧНОСТЬ 11, второй вход которого подключен к. инверсному выходу триггера 9. Пр мой выход указанного триггера подключен к другому входуиэлемента ИСКЛЮЧАЮЩЕЕ ИЛИ 10, ВЫХОД которого подключен к входу установки счетчик 12 импульсов. На высокочастотном выходе задающего генератора 1 формируютс  импульсы 14, на выходе основной часто ты - импульсы 15. Импульсы 16 форми руютс  на выходе делител  частоты на два 4 Треугольное напр жение 17 поступает с выхода формиррвател  2 треугольного напр жени  на один из входов блока 3 сравнени , на другой вход которого .поступает управл ющее напр жение 0 . ймпуль1СЫ 18 формируютс  на пр мом выходе блока 3 сравнени , импульсы 19 формируютс  на пр мом вь1ходе формир вател  5 синхронизируемых импульсов Импульсы 20 формируютс  на выходе блока 13 совпадени , импульсы 21 на пр мом выходе триггера 9, импуль сы 22 - на выходе элемента ИСКЛЮЧАКЬ ЦЕЕ ИЛИ 10, импульсы 23 - на выходе элемента РАВНОЗНАЧНОСТЬ 11. Импульсы 24-29 по сн ют работу другого канала 8 управл ющих импульсов. Импульсы 24 фор лируютс  на инверсном выходе блока 3 сравнени , импульсы 25 на выходе формировател  6 синхронизируемых импульсов, импульсы 26 - на выходе блока 13 сравнени  импульсы 27 - на выходе D -Три гера 9, импульсы 28 - на выходе эле {«ента ИСКЛЮЧАЮЩЕЕ ИЛИ 10, импульсы 29 выходе-злемента РАВНОЗНАЧНОСТЬ Устройство работает следуюс1.им образом. Импульсы 15 основной частоты с выхода задающего генератора 1 поступают на вход делител  на два 4 и :на вход формировател  2 треугольного напр жени , с выхода которого напр х ение 17 поступает на один из входов блока 3 сравнени . В моменты равенства треугольного напр жени  17 с напр жением управлени  U, на выходе блока 3 сравнени  формируютс  пр мой сигнал 19 и инверсный сигнал 24. Сигнал 18 поступает на тактовый триггера 5, на информационный вход которого поступают импульсы 16 с частотой в два раза ниже, чем выходна  частота инвертора. По переднему фронту импульсов 18 переключаетс  триггер 5 и формирует на пр ном выходе импульсы 19. Предположим, iTo в момент времени О- -t сигнал 9- и сигнал 21 с выхода триггера 9 совпадают. Тогда сигнал 22 на выходе элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 10, поступающий на вход установки счетчика 12, равен О, и сигналы на выходе всех разр дов счетчика равны О . Как только произойдет очередное переключение триггера 5 (момент t-,) , импульс 22 на выходе элемента ИСКЛЮЧАЮЩЕЕ ИЛИ Ю, станет равным единице,и счетчик 12 осуществл ет счет высокочастотных импульсов 14. Точно в момент времени tj соответствующий половине полупериода сигнала 19, на всех выходах указанного счетчика формируетс  сигнал , и с выхода блока 13 совпгщени  на тактовый вход триггера 9 поступает сигнал 20, вызыва  переключение триггера 9. Так как теперь сигнал 21 на пр мом выходе триггера 9 и сигнал 19 на пр мом выходе триггера 5 вновь совпадают, то сигнал 22 на выходе элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 10 вновь И счетчик 12 удерживаетс  в нулевом состо нии. При следугацих переключени х триггера 5 пррцессы повтор ютс . На выходе элемента ИС- , КЛЮЧАЮЩЕЕ ИЛИ 10 фор лируетс  одна полуволна управл ющих импульсов. полуволна (сигнал 23) формируетс  на выходе элемента РАВНОЗНАЧНОСТЬ 11. Работа другого канала 8 показана на диаграммах 24-29 и совериенно аналогична работе канала 7. Таким образом, при изменении управл ющего напр жени  (Jy от О до амплитуды треугольного напр жени  управл ющие импульсы канала 7 формировани  сдвигаютс  относительно, опорного сигнала 15 в сторону отставани  на угол 0-180 эл.град., а управл ющие импульсы канала 8 формировани  - в сторону опережени  на тот же самый угол. Результирующий угол между обеими последовательност ми управл ющих импульсов измен етс  при этом от О до 360 эл.град. Устройство перспективно дл  управ-, лени  вольтореверсивными регул тора- , ми напр жени , вход щими в состав статических преобразователей.The invention relates to electrical engineering and can be used to control static converters. A device for controlling an inverter is known, comprising two magnetic amplifiers controlled by a differential amplifier. Initially, the phase of the output pulses of each magnetic amplifier is shifted by 90 al. When changing the control voltage of the control of one marnitny amplifier increases, and the other decreases, so that the phases of the output pulses of one MDG amplifier become more than 90, and the second becomes less than 90 electrons, for the same the value of the triggers connected to the outputs of the magnetic amplifiers, at the output of which the control pulses CL of the device are generated. The inertia of the control is the lack of a device. The closest in technical essence to the achieved effect of the invention is a device for controlling an inverter, comprising serially connected setting oscillators, a triangular voltage back-up unit, a comparison unit, as well as a frequency divider and output pulse drivers. At the moments of equality of the triangular voltage, the impulses whose front and rear edges are located symmetrically with respect to the center of the pulses of the master oscillator are spun at the output of the control block. The first pulse shaper is synchronized on the leading edge, and the second - on the rear 2. The disadvantage of the device is the limited range of regulation, which is electr. In tr. At the same time, one of the most effective means for controlling the output parameters of a static direct current generator with an alternating current output is a volt: a live regulator, which is a voltage inverter, adjustable in the range of O-360 electr. An inverter with an adjustment range of 0–360 hl is also required to power consumers requiring a reverse phase according to the operating conditions. The aim of the invention is to expand the control range. The goal is achieved by the fact that a device for controlling an inverter, containing a series-connected master oscillator, a triangular voltage driver and a comparison unit, the second input of which is intended to connect a control voltage source, a frequency divider by two, whose input is connected to the master output generator, two shaper output pulses, equipped with the first and second D-triggers, and each shaper output pulses contains a D-trigger, the element EXCLUSIVE OR, the element EQUAL Accuracy, block, coincidence and pulse counter, outputs, whose strokes are connected to a coincidence unit, the output of which is connected to the D-trigger clock input, whose information input is combined with one of the inputs of the EXCLUSIVE OR element and forms the first input of the form-body, inverse the output of the D-flip-flop is connected to one of the inputs of the EQUALITY element, the other input of which is the second input of the driver, the element ID EXCLUSIVE1 or connected to the pulse counter installation input. the counting inputs of the counters of both drivers are combined, are the third inputs of drivers, and are connected to the output of the master oscillator, the clock inputs of the first and second D-flip-flops are connected respectively to the direct and inverse outputs of the comparison unit, the information input of the first D-flip-flop is connected to the output of the frequency divider two, the information input of the second Dtrigger is connected to the forward output of the first B-trigger, the first inputs of the above mentioned drivers are connected to the forward outputs of the corresponding D. -triggers, the second inputs - to their inverse signals. Figure 1 shows a device for controlling the inverter; 2 shows diagrams explaining the operation of the device. The device contains a master oscillator .1, a triangular voltage driver 2, a comparison unit 3, a frequency divider by two 4, two synchronizer shaper 5 and 6 synchronized pulses, and two control pulse channels 7 and 8, each of which contains a D-flip-flop 9, the element EXCLUSIVE OR 10 / the element EQUALITY AND, the counter of 12 pulses and the block 13 of coincidence. The output of the master oscillator 1 of high frequency is connected to the counting inputs of the counters 12 pulses of both channels 7 and 8 of the formation of control pulses. The output of the fundamental frequency of the oscillating generator 1 is connected to the inputs of the divider by two 4 and the former 2 of the triangular voltage, the output of which is connected to the inputs of the comparison unit 3, to the other input of which is connected to the 5 Chu voltage. The direct output of the comparison unit 3 is connected to the clock input of the driver of the synchronized pulses. The ifor mation input of the imaging unit 5 simulated pulses is connected to the output of the divider by two 4, and the information input of the imaging unit b synchronized pulses are connected to the forward output of the imaging unit 5 synchronizing pulses. The outputs of the drivers of synchronized pulses, each of which is a clocked D-flip-flop, are connected to the corresponding channels 7 and 8 of the formation of control pulses, which are made identical. The outputs of the pulse counter 12 are connected to a block 13 of coincidence, the output of which is connected to the clock input of the trigger 9, the infoMacine input of which is combined with one of the inputs of the IS-KEY or 10 AND is connected to the direct code of the imager 5 (or 6) clock pulses, inverse the output of which is connected to one of the inputs of the EQUITY 11 element, the second input of which is connected to the inverse output of the trigger 9. The direct output of the specified trigger is connected to another input of the element EXCLUSIVE OR 10, the OUTPUT of which is connected to during installation counter 12 pulses. The high-frequency output of the master oscillator 1 generates pulses 14, the output of the main frequency is pulses 15. The pulses 16 are formed at the output of the frequency divider by two 4 The triangular voltage 17 comes from the output of the triangular voltage generator 2 to one of the inputs of the comparison unit 3, To the other input of which control voltage 0 is supplied. impulses 18 are formed at the forward output of comparison unit 3, pulses 19 are formed at the forward upstream of the synchronized impulse generator 5 Pulses 20 are formed at the output of coincidence unit 13, impulses 21 at direct output of trigger 9, impulses 22 at the element output EXCLUSIVE CEE OR 10, pulses 23 - at the output of the EQUIDITY element 11. Pulses 24-29 understand the operation of another channel 8 of control pulses. The pulses 24 are formed at the inverse output of the comparison unit 3, the pulses 25 at the output of the imaging unit 6 synchronized pulses, the pulses 26 - at the output of the comparison block 13 - the pulses 27 - at the output D - Three hectares 9, the pulses 28 - at the output of the ELIMINATOR OR 10, the output pulse pulses 29 EQUILIBRIUM The device operates as follows. The pulses 15 of the main frequency from the output of the master oscillator 1 are fed to the input of the divider by two 4 and: to the input of the former 2 triangular voltage, from the output of which the voltage 17 is fed to one of the inputs of the comparison unit 3. At the moments of equality of the triangular voltage 17 with the control voltage U, the output signal of the comparison unit 3 generates a direct signal 19 and an inverse signal 24. The signal 18 arrives at the clock trigger 5, the information input of which receives pulses 16 with a frequency two times lower than the inverter output frequency. On the leading edge of the pulses 18, the trigger 5 switches and generates the pulses 19 on the forward output. Suppose at the time point Oo -Tt the iTo signal 9- and the signal 21 from the trigger output 9 coincide. Then the signal 22 at the output of the EXCLUSIVE OR 10 element, which enters the installation input of the counter 12, is equal to O, and the signals at the output of all the bits of the counter are equal to O As soon as the next switching of the trigger 5 (moment t-,), the pulse 22 at the output of the EXCLUSIVE OR S element becomes equal to one, and the counter 12 counts the high-frequency pulses 14. Exactly at the time tj the corresponding half of the half period of the signal 19, for all The outputs of the specified counter generate a signal, and from the output of the matching unit 13, the clock input of flip-flop 9 receives a signal 20, causing switching of flip-flop 9. Since now the signal 21 at the direct output of flip-flop 9 and the signal 19 at the direct output of flip-flop 5 coincide t, the signal 22 at the output of the EXCLUSIVE OR gate 10 again and the counter 12 is retained in a zero state. With successive switchings of the trigger 5, the processes are repeated. At the output of the IC-KEY OR 10 element, one half-wave of control pulses is formed. the half-wave (signal 23) is formed at the output of the element EQUALITY 11. The operation of the other channel 8 is shown in diagrams 24-29 and is similar to the operation of channel 7. Thus, when the control voltage changes (Jy from O to the amplitude of the triangular voltage, control pulses the formation channel 7 is shifted relative to, the reference signal 15 in the direction of lagging by an angle of 0-180 degrees el., and the control pulses of the formation channel 8 are advanced towards the same angle. The resulting angle between the two control sequences pulses varies with from O to 360 el.grad. prospectively apparatus for controlled, laziness voltoreversivnymi tora- regulator, voltage E, to be within the composition of static converters.

tt

fpvzZfpvzZ

Claims (1)

УСТРОЙСТВО ДЛЯ УПРАВЛЕНИЯ ИНВЕРТОРОМ, содержащее соединенные последовательно задающий генератор, . формирователь треугольного напряжения и первый вход блока сравнения, второй вход которого предназначен для подключения источника управляющего напряжения, причем блок сравнения имеет прямой и инверсный выходы, делитель частоты на два, вход которого подключен к выходу задающего генератора, два формирователя выходных импульсов, отличающеес я тем, что, с целью расширения диапазона регулирования, оно дополнительно снабжено первым и вторым D-триггерами, а. каждый формирователь выходных импульсов содержит D триггер, элемент ИСКЛЮЧАЮЩЕЕ ИЛИ, элемент РАВНОЗНАЧНОСТЬ, блок совпадения и счетчик импульсов, выходы которого подключены к блоку совпадения, выход которого подключен к тактовому входуD-триггера, информационный вход которого объединен с одним из входов элемента ИСКЛЮЧАЮЩЕЕ Или и образует первый вход формирователя, инверсный выход β-триггера подключен к одному из входов элемента РАВНОЗНАЧНОСТЬ, другой вход которого является вторым входом формирователя, выход элемента ИСКЛЮЧАЮЩЕЕ ИЛИ подключен к входу установки счет· чика импульсов, счетные входы счетчиков обоих каналов объединены^ являются третьими входами формирователей и подключены к выходу задающего генератора, тактовые входы первого и второго D-триггеров подключены соответственно к прямому и инверсному 2 выходам блока сравнений,'информационный вход первого D-триггера подключен к выходу делителя частоты на два, информационный вход второго D* -триггера подключен к прямому выходу первого D-триггера, первые входы вышеуказанных формирователей подключены к прямым выходам соответствующих D-триггеров, вторые входы - к их инверсным выходам.INVERTER CONTROL DEVICE, comprising a serially connected oscillator,. triangular voltage shaper and the first input of the comparison unit, the second input of which is designed to connect a control voltage source, the comparison unit having direct and inverse outputs, a frequency divider into two, the input of which is connected to the output of the master oscillator, two output pulse shapers, characterized in that that, in order to expand the control range, it is additionally equipped with first and second D-flip-flops, as well. each output pulse shaper contains a D trigger, an EXCLUSIVE OR element, an IDENTITY element, a match block and a pulse counter whose outputs are connected to a match block whose output is connected to the clock input of the D trigger, the information input of which is combined with one of the inputs of the EXCLUSIVE Or the first input of the shaper, the inverse output of the β-trigger is connected to one of the inputs of the UNIVERSITY element, the other input of which is the second input of the shaper, the output of the element EXCLUSIVE OR it is connected to the installation input of the pulse counter, the counting inputs of the counters of both channels are combined ^ are the third inputs of the drivers and are connected to the output of the master oscillator, the clock inputs of the first and second D-flip-flops are connected respectively to the direct and inverse 2 outputs of the comparison unit, the information input of the first The D-trigger is connected to the output of the frequency divider by two, the information input of the second D * -trigger is connected to the direct output of the first D-trigger, the first inputs of the above drivers are connected to direct outputs s respective D-flip-flops, the second input - to their inverted outputs. >> изменении- упток 5>правлеусилителя увеуменьшается, импульсов одноchange- uptake 5> the right amplifier decreases, one pulse
SU823439494A 1982-05-20 1982-05-20 Inverter control device SU1050089A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU823439494A SU1050089A1 (en) 1982-05-20 1982-05-20 Inverter control device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU823439494A SU1050089A1 (en) 1982-05-20 1982-05-20 Inverter control device

Publications (1)

Publication Number Publication Date
SU1050089A1 true SU1050089A1 (en) 1983-10-23

Family

ID=21012214

Family Applications (1)

Application Number Title Priority Date Filing Date
SU823439494A SU1050089A1 (en) 1982-05-20 1982-05-20 Inverter control device

Country Status (1)

Country Link
SU (1) SU1050089A1 (en)

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
1. Патент CPJA 318676, кл. 323-66, 1971. 2. Авторское свидетельство СССР 764094, кл. Н 02 Р 13/18, 1980. :.; *

Similar Documents

Publication Publication Date Title
US3137818A (en) Signal generator with external start pulse phase control
SU1050089A1 (en) Inverter control device
US4035663A (en) Two phase clock synchronizing method and apparatus
SU775855A1 (en) Single-channel device for control of m-phase converter
SU672576A1 (en) Method of monitoring phase of electrical variable values
SU782138A1 (en) Pulse generator
SU572873A1 (en) Device for monitoring slip value at generator synchronization
SU955417A1 (en) Multi-channel digital phase-shifting device
SU1446684A1 (en) Device for controlling multiphase rectifiers
SU731514A1 (en) Device for synchronizing ac generator and connecting it to the mains
SU550755A1 (en) Multi-channel device for pulse / phase control
SU516170A1 (en) Device to control the thyristor converter
SU866748A1 (en) Pulse rate scaler
SU1107261A1 (en) Frequency multiplier
SU477403A1 (en) AC Voltage Stabilizer
SU1262706A1 (en) Pulsed a.c.power regulator
SU995278A1 (en) Controllable phase shifter
SU1220087A1 (en) Device for phase controlling of rectifier converter
SU1282351A1 (en) Digital signal conditioner with minimum shift keying
SU1403276A1 (en) Single-channel master oscillator of output voltage of direct thyristor frequency converter
SU1626382A1 (en) Digital phase locked loop
SU957124A1 (en) Phase-shifting device
SU1037415A1 (en) Digital multichannel apparatus for controlling inverter
SU959252A1 (en) Apparatus for controlling ac voltage having stepped-up frequency member
SU790061A1 (en) Device for comparing phases of two electric values