SU1046745A1

SU1046745A1 - Ac voltage calibrator

Info

Publication number: SU1046745A1
Application number: SU823457627A
Authority: SU
Inventors: Валентин Иванович Губарь; Юрий Владимирович Демченко; Игорь Юрьевич Сергеев
Original assignee: Киевский Ордена Ленина Политехнический Институт Им.50-Летия Великой Октябрьской Социалистической Революции
Priority date: 1982-06-29
Filing date: 1982-06-29
Publication date: 1983-10-07

Abstract

КАЛИБРАТОР НАПРЯЖЕНИЯ ПЕРЕМЕННОГО ТОКА, содержащий включенные последовательно источник опорного напр жени , первый ключ, первый интегратор и первый аналоговый запоминающий блок, а также последовательно включенные второй ключ и линейный детектор и узел управлени , входом подключенный к входу управлени калибратора , входу управлени первого ключа и одному из входов первого аналогового запоминающего блока, о т л и м а ю 1( и и с тем, что, с целью повышени точности, в него введены включенное последовательно третий ключ, второй интегратор, второй аналоговый запоминающий блок, инвертор, переключатель и четвертый ключ, а также п тый ключ, регулирующий элемент и логический блок управлени , причем второй вход переключател соединен с входом инвертора, куда также подключен вход п того ключа, выход которого соединен с входом второго интегратора, вход регулирующего элемента соединен с входным выводом калибратора, выход - с выходным выводом калибратора и входом линейного детектора, а управл ющий вход подключен к выходу первого аналогового запоминающего блока, при этом логиi ческий блок управлени подключен вхо (Л дом к входному выводу калибратора, управл ющим входом к выходу узла упС равлени , первым выходом к управл ющему входу переключател , вторым и третьим выходами к управл ющим входам второго и четвертого ключей соответственно , кроме того, узел управлени подключен соответствующими вы4ib ходами к управл ющим входам третьего О) и п того ключей и к управл ющему вхо 4 ду второго аналогового запоминающего блока, а выход второго ключа соединен сл с входом первого интегратора.AC VOLTAGE CALIBRATOR, containing a reference voltage source connected in series, a first switch, a first integrator and a first analog storage unit, and a second switch in series and a linear detector and a control node, connected to the control input of the calibrator, control input of the first switch and one from the inputs of the first analog storage unit, about l and m and oy 1 (and so that, in order to improve accuracy, a third key connected in series, the second integ an ator, a second analog storage unit, an inverter, a switch and a fourth key, as well as a fifth key, a regulating element and a logic control unit, the second input of the switch connected to the input of the inverter, where the input of the fifth key is also connected, the output of which is connected to the input of the second the integrator, the input of the regulating element is connected to the input terminal of the calibrator, the output is connected to the output terminal of the calibrator and the input of the linear detector, and the control input is connected to the output of the first analog storage unit, The logical control unit is connected to the input (Next to the input terminal of the calibrator, the control input to the output of the control unit, the first output to the control input of the switch, the second and third outputs to the control inputs of the second and fourth keys, respectively, in addition, the node the control is connected with the corresponding outputs to the control inputs of the third O) and fifth keys and to the control input of the second analog storage unit, and the output of the second key is connected to the input of the first integrator.

Description

1 . 1 Изобретение относитс к электротехнике , в частности к калибраторам напр жени , и может быть использован при построении информационно-измерительных , систем. Известен калибратор напр жени , содержащий задающий генератор, регулируемый усилитель, два летектора, переключаемый аттенюатор, источник опорного напр жени , а также узел сравнени С 1 } . Наиболее близким к предлагаемому по технической сущности вл етс калибратор напр жени переменного тока содержащий включенные последовательно источник опорного напр жени , пер вый ключ, первый интегратор и первый аналоговый запоминающий блок, а также последовательно включенные второй ключ и линейный детектор и узел управлени , входом подключенный к входу управлени калибратора, входу управлени первого ключа, и одному из входов первого аналогового запоминающего блока С2 . Однако известные устройства характеризуютс недостаточно высокой точностью . Цель изобретени - повышение точности калибратора напр жени переменного тока. Поставленна цель достигаетс тем что в калибратор напр жени переменного тока, содержащий включенные последовательно источник опорного напр жени , первый ключ, первый интегра тор и первый аналоговый запоминающий блок, а также последовательно включенные второй ключ и линейный детектор и узел управлени , входом подключенный к входу управлени калибратора , входу управлени первого ключа и одному из входов первого аналогового запоминающего блока, введены включенные последовательно трети 1 ключ, второй интегратор, второй аналоговый запоминающий блок, инвертор, переключатель и четвертый ключ, а также п тый ключ, регулирующий элемент и логический блок управлени , причем второй вход переключател соединен с входом инвертора, куда также подключен вход п того ключа, выход которого соединен с входом второго интегратора , вход регулирующего элемента соединен с входным выводом калибратора выход - с выходным выводом калибратора иВХОДОМ линейного детектора, а упра8л юи4ий вход подключен к выходу 5 первого аналогового запоминающего блока, при этом логический блок управлени подключен входом к входному выводу калибратора, управл ющим входом к выходу узла управлени , первым выходом к управл ющему входу переключател , вторым и третьим выходами к управл ющим входам второго и четвертого ключей соответственно, кроме того узел управлени подключен соответствующими выходами к управл ющим входам третьего и п того ключей и к управл ющему входу второго аналогового запоминающего блока, а выход второго ключа соединен с входом первого интегратора. На фиг.1 представлена структурна схема предлагаемого калибратора; на фиг.2 и 3 временные диаграммы интервалов формирующихс импульсов; на фигЛ - структурна схема узла управлени ; на фиг.5 - структурна схема логического блока управлени . Калибратор напр жени переменного тока содержит включенные последовательно источник 1 опорного напр жени , первый ключ 2, интегратор 3, аналоговый запоминающий блок k, а также последовательно включенные зторой ключ 5 и линейный детектор 6, узел 7 управлени , подключенный к входу управлени калибратора, первому ключу . и аналоговому запоминающему блоку k, последовательно включенные . третий ключ 8, второй интегратор 9, второй аналоговый запоминающий блок 10, инвертор 11, переключатель 12, второй вход которого подключен к зходу инвертора, и четвертый ключ 13, выход которого подключен к входу первого интегратора 3, а также п тый ключ .14, подключенный к второму интегратору 9 и второму аналоговому запоминающему блоку 10, регулирующий элемент 15, на вход которого подаетс нестабилизированное переменное напр жение с входного калибратора, выход вл етс выходным выводом калибратора напр жени и входом линейного детектора 5, а управл ющий вход подключен к первому аналоговому запоминающему блоку k, логический блок 1б управлени , подключенный к узлу 7 управлени , переключателю 12 и второму 5 и четвертому 13 ключам, на вход которого подаетс входное переменное напр жение, причем узел 7 управлени подключен к третьему 8 и п тому Ik ключам и второму анэлого31 вому запоминающему блоку 10, а второй ключ 5 подключен к первому интегратору 3. В простейшем случае .узел 7 управ .лени (фиг.4) преобразует входной код в последовательность интервалов Т, Т2 и Т,. Узел содержит генератор 17 тактовых импульсов, счетчик 18 импульсов , подключенный к генератору 17 схему 19 сравнени кодов, два триггеpa 20 и 21, одноеибратор 22 и логичес кую схему И 23. На счетном триггере 20 формируетс интервал времени Т/,, длительность которого задаетс емкостью счетчика 18 импульсов и частотой генератора 17 тактовых импульсов Интервал времени Т2 формируетс логической схемой И 23 после окончани интервала Т ,причем задний фронт импульса Т- формируетс по приходу сигнала со схемы 19 сравнени кодов. Импульс выборки Т - формируетс од новибратором по заднему фронту импульса Т. Логический блок 16 также может быть выполнен достаточно просто. Схе ма блока, реализующа систему уравнений дл верхнего положени переклю чател 12, приведена на фиг.5. Входными сигналами вл ютс импульсы Т, Т,, сформированные устройством 2 Ъ и входное переменное науправлени . пр жение и... ,,которое поступает на DAC . ВХОД формировател 2ч, формирующего импульсы с периодом переменного напр жени . Передний фронт импульса Т. формируетс триггером 25 по переднему фронту Tg, задний фронт - по окон чанию те1 у1цего периода переменного напр жени . Условие формировани импульса Те реализуетс на схеме ИЛИНЕ 2б и триггере 27. Импульс запуска узла управлени формируетс с помощью одновибратора 28 по окончанию всех импульсов Т,, Tj, Т, Т, момент которых определ етс логической схемой ИЛИ-НЕ 29. Все остальные блоки предлагаемого калибратора могут быть реализованы по любой известной схеме. Регулирущий элемент 15 представл ет собой масштабный преобразователь, коэффициент передачи которого зависит от посто нного напр жени на его управл ющем входе. Регулирующий элемент должен иметь монотонную непрерывную характеристику. Узел 7 управлени преобразует входной сигнал, в данном случае код. 5 в последовательность временных интервалов Т , Т , Т , управл ющих соответственно ключами 2, 8 и И и аналоговыми запоминающими блоками k и 10. Импульсы Тн вл ютс дл аналоговых запоминающих блоков t и 10 импульсами выборки, по приходу которых происходит запоминание выходных напр жений интеграторов 3 и 9 соответственно . Положение переключател 12 зависит от соотношени между периодом переменного напр жени Т и длительностью интервала времени Т. Нижнее положение переключател 12 соответствует условию ,. Дл других значений периода стабилизируемого переменного напр жени переключатель 12 находитс в верхнем положении и включает в цепь инвертор 11 . Логический блок 1б управлени формирует импульс - запуска Т дл узла 7 управлени и временные интервалы Т и TC дл управлени соответственно ключами 5 и 13, а также определ ет положение переключател 12. При этом (фиг.2 и 3 дл верхнего положени переключател 12 должны выполн тьс логические услови Тд Т, V Т„: . . (1) 4 12 0 TS Iz -TO -Ь; Тб . I J т а дл нижнего положени переключател 12 Тл т Тд-, (1) TS 2 -lo -Тэ; (2) Ч Т -Т2-Т5« Т -TS, (3) Начало Т2, синхронизируетс с началом периода переменного напр жени . При этом в первом случае (фиг.2) 1 дополн етс до конца ближайшего периода переменного напр жени Т (п+1).Тр.(k) Во втором случае (фиг.З) 2 Формируетс равным наибольшему количеству целых периодов, вход щих в Т Калибратор работает циклично. Циклы задаютс импульсами Т, синхронизирующими работу узла 7 управлени . В каждом цикле оба интегратора 3 и 9 в течение о, Т;, интегрируют напр жение источника 1 опорного напр жени . В течение времени Т2 з вход второго интегратора 9 подаетс сигнал обратной св зи с выхода второго аналогового запоминающего блока 10. По приходу импульса Т, происходит выборка и запоминание выходных сигналов 51 интеграторов обоими аналоговыми запоминающими блоками и 10. В течени времени Т, равном целому числу пери дов переменного напр жени на вход первого интегратора подаетс сигнал обратной св зи с выхода{71инейногЪ , детектора 6. Благодар , применению логического блока 16 в цепи обратной св зи выполн етс условие получени средневыпр мленного значени переменного .напр жени Т Тр. Но Т отличаетс от управл ющего сигнала Т, и фактйчески выходное напр жение определ етс выражением UortTi . рМёСТО; U вых ср - Т 6bfxcp onT- ,-Tj JonT - Дл компенсации аддитивной погрешности (5) на входе интегратора 3 необходимо сформировать импульс амплитудой и -i-, и длительностью , причем пол рность импульса зависит о положени переключател 12. При этом вольт-секундна плои1адь корректирующего импульса усредн етс за тот же промежуток времени Т. Формирователь корректирующих импульсов состоит из формировател корректирующего напр жени (U, , ср «пТ-,/Т2). собранного по схеме врем делительного потенциометра на блоках 1, 8, 9, Ю и 13, приче инвертор 11 включен из-за того, что напр жение на выходе аналогового запоминающего блока имеет знак, проти5 воположный Uon- Ключ 13 открыт в течение времени Т. В установившемс режиме в схеме, достигаетс равенство вольт-секундных площадей опорных и корректирукнцих импульсов и выпр мленного выходного переменного ,напр жени , что соот тствует идеальному случаю. Предлагаемое техниуеское решение позвол ет форми{з6вать 1; и Т- не зависимо от частоты переменного напр жени , причем устройство особенно эффективно работает на низких и инфранизких частотах. Нижн граница рабочих частот определ етс в основном токами утечки интегратора 3 и может достигать при использовании операционного усилител типа 140УД8 вхоэ . Погрешность от входного тока при этом составит i ВХ OV 0,01 о/о. ВХ ИНТ Введенные блоки позвол ют поддерживать сходимость итерационного процесса оптимальной в широком диапазоне частот, Таким образом, введение в состав калибратора напр жени третьего ключа , второго интегратора, второго аналогового запоминающего блока, инвертора , переключател , четвертого клю ча, регулирующего элемента и логической схемы управлени , а также соответствующих св зей позвол ет повысить точность устройства, упростить узел управлени и расширить рабочий диапазон ,частоты. В результате значительно расшир етс область применени калибратора, вследствие чего отпадает необходимость в разработке других калибраторов переменного напр жени и применении в устройстве более качественных элементов с большим динамическим диапазоном.one . 1 The invention relates to electrical engineering, in particular to voltage calibrators, and can be used in the construction of information-measuring systems. A voltage calibrator is known, which contains a master oscillator, an adjustable amplifier, two detectors, a switchable attenuator, a reference voltage source, and also the comparison unit C 1}. Closest to the proposed technical entity is an AC voltage calibrator containing a series-connected reference voltage source, a first switch, a first integrator, and a first analog storage unit, as well as a series-connected second switch and a linear detector and a control node, connected to the input control input of the calibrator, control input of the first key, and one of the inputs of the first analog storage unit C2. However, the known devices are characterized by insufficient accuracy. The purpose of the invention is to improve the accuracy of the AC voltage calibrator. The goal is achieved by the fact that the AC voltage calibrator contains the reference voltage source connected in series, the first switch, the first integrator and the first analog storage unit, as well as the second switch in series and the linear detector and the control node connected to the control input the calibrator, the control input of the first key and one of the inputs of the first analog storage unit, entered in series thirds 1 key, the second integrator, the second analog a storage unit, an inverter, a switch and a fourth key, as well as a fifth key, a regulating element and a logic control unit, the second input of the switch is connected to the input of the inverter, where the input of the fifth key, whose output is connected to the input of the second integrator, is also connected element is connected to the input output of the calibrator output - to the output output of the calibrator and to the INPUT of the linear detector, and the control input is connected to the output 5 of the first analog storage unit, while the logic control unit connected to the input of the calibrator input, the control input to the output of the control unit, the first output to the control input of the switch, the second and third outputs to the control inputs of the second and fourth keys, respectively, and the control unit is connected to the control inputs of the third and fourth keys, respectively five keys and to the control input of the second analog storage unit, and the output of the second key is connected to the input of the first integrator. Figure 1 presents the structural diagram of the proposed calibrator; Figures 2 and 3 show timing patterns of forming pulses; FIG. - block diagram of the control node; Fig. 5 is a block diagram of a control logic unit. The ac voltage calibrator contains the voltage source 1 of the reference voltage connected in series, the first switch 2, the integrator 3, the analog storage unit k, as well as the series-connected switch 5 and the linear detector 6, the control node 7 connected to the calibrator control input, the first switch . and an analog storage unit k, in series. the third key 8, the second integrator 9, the second analog storage unit 10, the inverter 11, the switch 12, the second input of which is connected to the inverter, and the fourth key 13, the output of which is connected to the input of the first integrator 3, as well as the fifth key .14, connected to the second integrator 9 and the second analog storage unit 10, the regulating element 15, to the input of which an unstabilized alternating voltage is supplied from the input calibrator, the output is the output output of the voltage calibrator and the input of the linear detector 5, and the control The first input is connected to the first analog storage unit k, the control logic unit 1b connected to the control unit 7, the switch 12 and the second 5 and fourth 13 keys, to the input of which an input alternating voltage is supplied, the control unit 7 connected to the third 8 and In addition, the second key 5 is connected to the first integrator 3. In the simplest case, the control node 7 (FIG. 4) converts the input code into a sequence of intervals T, T2 and T ,. The node contains a clock generator 17, a pulse counter 18 connected to the generator 17, a code comparison circuit 19, two triggers 20 and 21, a single vibrator 22, and logic circuitry 23. On the counting trigger 20, a time interval T / is formed, the duration of which is pulse counter 18 and oscillator frequency 17 clock pulses. Time interval T2 is generated by logic circuit 23 and 23 after the end of interval T, and the leading edge of pulse T is generated by the arrival of a signal from code comparison circuit 19. The sampling pulse T is generated by the innovator on the falling edge of the pulse T. The logic unit 16 can also be performed quite simply. A block diagram implementing the system of equations for the upper position of the switch 12 is shown in FIG. 5. The input signals are T, T ,, pulses generated by device 2 b and the input control variable. stitching and ... ,, that goes to the DAC. INPUT Shaper 2h, forming pulses with a period of alternating voltage. The leading edge of the pulse T. is formed by the trigger 25 on the leading edge of Tg, the trailing edge — at the end of the 1 st period of alternating voltage. The condition for forming the pulse Te is realized on the ILINE 2b circuit and the trigger 27. A control node trigger pulse is generated using a single vibrator 28 at the end of all pulses T ,, Tj, T, T, the moment of which is determined by the OR-NOT 29 logic circuit. Calibrator can be implemented by any known scheme. The regulating element 15 is a scale converter, the transmission coefficient of which depends on the constant voltage at its control input. The regulating element must have a monotonous continuous characteristic. The control node 7 converts the input signal, in this case a code. 5 into a sequence of time intervals T, T, T controlling the keys 2, 8 and And, respectively, and the analog storage blocks k and 10. The pulses T h are for the analog storage blocks t and 10 the sampling pulses, upon arrival of which the output voltages are memorized integrators 3 and 9 respectively. The position of the switch 12 depends on the ratio between the alternating voltage period T and the length of the time interval T. The lower position of the switch 12 corresponds to the condition,. For other values of the period of stabilized alternating voltage, the switch 12 is in the upper position and includes an inverter 11 in the circuit. The logic block 1b of control generates a pulse — T starts up for the control unit 7 and time intervals T and TC for controlling the keys 5 and 13, respectively, and also determines the position of the switch 12. At the same time (FIGS. 2 and 3 for the upper position of the switch 12) logical conditions Td T, V T „:. (1) 4 12 0 TS Iz -TO -T; Tb. IJ t and for the lower position of the switch 12 Tl t Td-, (1) TS 2 -lo-Te; (2) H T -T2-T5 "T -TS, (3) The beginning of T2 is synchronized with the beginning of the alternating voltage period. In the first case (Fig. 2), 1 is added to the end its period of alternating voltage T (n + 1). Tr. (k) In the second case (fig. 3) 2 is formed equal to the greatest number of whole periods included in T The calibrator operates cyclically. The cycles are set by pulses T synchronizing the operation of node 7 In each cycle, both the integrator 3 and 9 for about, T; integrate the voltage of the source of the reference voltage 1. During the time T2, the input of the second integrator 9 is supplied with a feedback signal from the output of the second analog storage unit 10. Upon arrival impulse T, there is a sampling and memorization in The output signals of 51 integrators by both analog storage units and 10. For a time T equal to an integer number of periods of alternating voltage, a feedback signal is output from the {71 linear) output of detector 6 to the input of the first integrator. Thanks to the use of logic block 16 in the reverse circuit connection, the condition for obtaining the average value of the alternating voltage. But T is different from the control signal T, and the actual output voltage is determined by the expression UortTi. pMYSTO; Uout sr - T 6bfxcp onT-, -Tj JonT - To compensate for the additive error (5) at the input of the integrator 3, it is necessary to form an impulse with amplitude of and -, and duration, and the polarity of the pulse depends on the position of the switch 12. At the same time, the volt- The second correction pulse pulse is averaged over the same time interval T. The corrective pulse generator consists of a corrective voltage generator (U,, cf pt, / T2). The dividing potentiometer assembled according to the scheme on blocks 1, 8, 9, Yu and 13, and the inverter 11 is turned on because the voltage at the output of the analog storage unit has a sign opposite Uon-Key 13 opened during time T. In the steady-state mode in the circuit, the equality of the volt-second areas of the reference and corrective pulses and the rectified output AC voltage, which corresponds to the ideal case, is achieved. The proposed technical solution allows the formation of {{1} 1; and T is independent of the frequency of the alternating voltage, and the device is especially effective at low and infra-low frequencies. The lower limit of the operating frequencies is determined mainly by leakage currents of the integrator 3 and can be achieved using an op amp type 140UD8 input. The error of the input current in this case will be i BX OV 0.01 o / o. VC INT The input blocks allow the convergence of the iterative process to be optimal over a wide frequency range. Thus, introducing into the voltage calibrator a third key, a second integrator, a second analog storage unit, an inverter, a switch, a fourth key, a control element and a logic circuit. , as well as the corresponding connections, allows to increase the accuracy of the device, simplify the control unit and expand the working range, frequencies. As a result, the range of application of the calibrator is greatly expanded, as a result of which there is no need to develop other variable voltage calibrators and use in the device higher quality elements with a large dynamic range.

ff

Г/G /

nn

ЛL

ToTo

АгУУУЧЛАуAgUUCHLAU

ГгYy

-5-five

«jy"Jy

ff

ТбTB

фvг.гfvg

TsTs

titi

1 .one .

rr

Г,G,

JJ

Т,T,

//

р7p7

лКАКлКлLCCLL

//

ЛL

//

6 /6 /

cpvt .dcpvt .d

(pvz. (pvz.

Claims

A VOLTAGE CALIBRATOR AC voltage, comprising, connected in series, a reference voltage source, a first switch, a first integrator and a first analog storage unit, as well as a second switch and a linear detector and a control unit connected in series to a calibrator control input, a first switch control input, and one of the inputs of the first analogue storage unit, which requires that, in order to improve accuracy, a third key, a second integrator, and a second integrator a swarm of analogue storage blocks, an inverter, a switch and a fourth key, as well as a fifth key, a control element and a logic control unit, the second input of the switch connected to the inverter input, which also connects the input of the fifth key, the output of which is connected to the input of the second integrator, the input of the control the element is connected to the input terminal of the calibrator, the output is connected to the output terminal of the calibrator and the input of the linear detector, and the control input is connected to the output of the first analog storage unit, while the logical the control unit is connected by an input to the input terminal of the calibrator, the control input to the output of the control unit, the first output to the control input of the switch, the second and third outputs to the control inputs of the second and fourth keys, respectively, in addition, the control unit is connected by the corresponding outputs to the control inputs of the third and fifth keys to the control input of the second analog storage unit, and the output of the second key is connected to the input of the first integrator.