SU1045227A1

SU1045227A1 - Device for computing simple functions

Info

Publication number: SU1045227A1
Application number: SU823422045A
Authority: SU
Inventors: Валерий Богданович Дудыкевич; Зеновий Михайлович Стрилецкий
Original assignee: Львовский Ордена Ленина Политехнический Институт Им.Ленинского Комсомола
Priority date: 1982-02-03
Filing date: 1982-02-03
Publication date: 1983-09-30

Abstract

УСТРОЙСТВО ДЛЯ ВЬЧИСЛЕНИЯ ЭЛЕМЕНТАРНЫХ ФУНКЦИЙ, содержащее первый и второй счетчики, первую группу импульсно-потенциальных эле- ментов И, первый элемент ИЛИ и первый импульсный cyivBviaTOp, первый вход которого соединен с выходом первого элемента ИЛИ, входы которого соединены с выходами элементов И первой группы, импульсные входы которых соединены с выходами соответствующих разр дов первого счетчика, потенциальные входы элементов И первой группы соединены с выходами соответствующих разр дов второго счетчика, о тличающеес тем, что, с целью расширени класса решаемых задач путем обеспечени возможности одновременного вычислени функций Ьоа,Ьо Ьо ихеиУ, в него введены втора и треть груп- пы импульснв-потенциальных элементов И, второй и третий элементы ИЛИ, третий и четв.ертый счетчики, реверсивмый счетчик-, второй импульсный сумматор, первый и второй ключи и двоичный умножитель, причем первый тактовый вход устройства- соединен с управл ющим входом первого ключа, информационный вход которого соединен с вторым тактовым входом устройства, . управл ющим входом второго ключа и входом третьего счетчика, разр дные выходы которого соединены с импульсными входами соответствующих элементов И второй группы, потенциальные входы которых соединены с . выходами соответствующих разр дов первого счетчика, вход которого соединен с выходом первого импульсного сумматора и информационным I входом второго ключа, выход которого соединен с первым входом второго (Л имп льсногЪ сумматора, второй вход которЪго соединен с выходом второго элемента ИЛИ, .входы которого соедине ны с выходами элементов И втррой . группы,- выход первого ключа соединен с входом второго счетчика и вторым входом первого импульсного сьт -iматора , выход второго импульсного сумматора через двоичный умножитель соединен с входом четвертого счетчи;ка ,выходы разр дов которого соединены с импульснь ми входами соответствующих элементов И третьей груп , пы, потенциальные входы и выходы ./ которых соединены соответственно с выходами соответствующих разр дов реверсивного счетчика и входами третьего элемента ИЛИ, выход которого соединен со счетным входом реверсивного счетчика, установочный вход которого соединен с входом задани начальных условий устройства.EQUIPMENT FOR EQUIPMENT OF FUNCTIONS, containing the first and second counters, the first group of pulse-potential elements AND, the first element OR and the first pulse cyivBviaTOp, the first input of which is connected to the output of the first element OR, whose inputs are connected to the outputs of the elements AND the first group, the pulse inputs of which are connected to the outputs of the corresponding bits of the first counter, the potential inputs of the AND elements of the first group are connected to the outputs of the corresponding bits of the second counter, which is characterized by the fact that in order to expand the class of problems to be solved by ensuring the simultaneous calculation of the functions of Lo, Lo and Lo, the second and third groups of impulse-potential elements AND, the second and third elements OR, the third and fourth grated counters, the reversible counter-, the second pulse adder, the first and second keys and the binary multiplier, the first clock input of the device being connected to the control input of the first key, whose information input is connected to the second clock input of the device,. the control input of the second key and the input of the third counter, the bit outputs of which are connected to the pulse inputs of the corresponding elements AND of the second group, the potential inputs of which are connected to. the outputs of the corresponding bits of the first counter, the input of which is connected to the output of the first pulse adder and the informational I input of the second key, the output of which is connected to the first input of the second (L implnog adder, the second input of which is connected to the output of the second OR element, whose inputs are connected with the outputs of the elements And in the second group, the output of the first key is connected to the input of the second counter and the second input of the first pulse mod-imator, the output of the second pulse adder is connected via a binary multiplier with the input of the fourth counter; the outputs of the bits of which are connected to the pulse inputs of the corresponding elements of the third group, potential inputs and outputs of which are connected respectively to the outputs of the corresponding bits of the reversible counter and the inputs of the third OR element whose output is connected to the counter input of the reversible counter, the setup input of which is connected to the input of setting the initial conditions of the device.

Description

Изобретение относитс к автоматике и вычислительной и измерительной тезснике и может быть применено в системах программного управлени технологическими процессами, устройствах цифровой линеаризации первичных измерительных преобразователей , устройствах электронного моделировани , специализированных . вычислительных комплексах и т.д. . , Известно устройство дл вычислени показательной функции, содержащее генератор .импульсов , блок запуска , делитель аргумента, счетчик аргумента , делитель длины участка аппроксимации, счетчик числа участков аппроксимации, управл емые делители импульсов, дешифраторы, сумматор , двоичный умножитель, счетчик результата и счетчик участка коррекции Г ЗДанное устройство сложно и обладает ограниченными функциональными возможност ми из-за узкого класса воспроизводимых функций.The invention relates to automation and computing and measuring thesis and can be applied in software process control systems, digital linearization devices of primary transducers, electronic modeling devices, specialized. computer complexes, etc. . A device is known for calculating an exponential function comprising a pulse generator, a trigger unit, an argument divider, an argument counter, an approximation plot length divider, an approximation plot number counter, controlled pulse splitters, decoders, an adder, a binary multiplier, a result counter and a correction plot counter This device is complicated and has limited functionality due to the narrow class of reproducible functions.

Наиболее близким к предлагаемому устройству по технической сущности, ; вл етс устройство дл вычислени .лозгарифмрв чисел, представленных чксло-импульсными кодами, содержащее первый и второй счетчики, элементы И блока, элемент задержки, элемент ИЛИ и блок умнож енИ , шричем -входы первого и второго счетчиков подключены к импульсным и потенциальным входам элементов И блока соответственно, вход элемента ИЛИ подключен к входу,блока умножени и первого счетчика, выход элементов И блока подключен к входу элемента задержки, выход которого подключен к первому входу элемента ИЛИ, вто.ро вход которого подключен к входу уст ройства и входу второго счетчика.Closest to the proposed device to the technical essence,; is a device for calculating .frames of numbers represented by pulse-pulse codes containing first and second counters, AND block elements, delay element, OR element and multiplication unit, Sritsch — the inputs of the first and second counters are connected to pulse and potential inputs of AND elements unit, respectively, the input element OR is connected to the input, the multiplication unit and the first counter, the output of the elements AND block is connected to the input of the delay element, the output of which is connected to the first input of the OR element, whose second input is connected to the input of the device and the input of the second counter.

Недостатком известного устройств вл етс ограниченный класс решаемы задач, -что заключаетс в невозможности воспроизведени функций вида ),x±PboV oeP xeиX. Цель .изобретени -. расширение класса решаемых задач за счет одновременного вычислени функцийA disadvantage of the known devices is a limited class of solvable tasks, which consists in the impossibility of reproducing functions of the form), x ± PboV oeP xeiX. Purpose of the invention. extension of the class of tasks due to the simultaneous calculation of functions

ъ„ai ; b„x PЪoЛ PVe«x.. ъ „ai; b „x PV PVe“ x ..

Поставленна цель достигаетс те что в устройство дл вычислени The goal is achieved by those in the device for calculating

,элементарных функций, содержащееelementary functions containing

первый и второй счетчики, первую группу мпульсно-потеНциальных элементов И, первый элемент ИЛИ и первый элемент ИЛИ и первый импульсныйthe first and second counters, the first group of pulsed and specialized elements AND, the first element OR and the first element OR, and the first pulse

С1мматор, первый вход которого соединен с выходом первого элемента ИЛИ, входы которого соединены с выходами элементов И первой группы, S1mmator, the first input of which is connected to the output of the first element OR, the inputs of which are connected to the outputs of the elements AND of the first group,

Импульсные входы в которых соединены с выходами соответствующих раЗPulse inputs which are connected to the outputs of the respective RAZ

р дов первого счетчика, потенциаленые входы элементов И первой группы соединены с выходами соответствующих разр дов второгосчетчика, дополнительно введены втора и треть группы импульсно-потенциальных элементов И, второй и .третий, элементы ИЛИ, третий и четвертый счетчики, реверсивный счетчик, второй импульсный сумматор, первый и второй ключи и двоичный умножитель, причем первый тактовый вход устройства соединен с управл ющим входом первого ключа, информационный вход которого соединён со BTOpfcw тактовым входом устройства , управл ющим входом второго ключа и входом третьего счетчика, разр дные выходы которого соединены с импульсными входами соответствующих элементов И второй группы, потенциальные входы которых соединены с выходами соответствующих разр дов первого счетчика, вход которого сое-динен свьаходом первого импульсного сумматора и информационньм входом второго ключа, выход которого соединен с первым входом второго импульсного сумматора, второй вход которого соединен с выходом вт-орого элемента ИЛИ, входы которого соединены с выходами элементов И втррой группы, выход первого клта соединен с входом второго счетчика и вторым входом первого импульсного сумматора, выход второго импульсного сумматора через двоичный умножитель соединен с входом четвертого счетчика, выходы разр дов которого соединены с импульсными входами соответствующих элементов И третьГёй группы, потенциальные входыи выходы которых соединены соответственно с выходами соответствующих разр дов реверсивного счетчика и входами третьего элемента ИЛИ, выход которого соединен со счетным входом реверсивного счетчика , установочный вход которого соединен с входом задани начальных условий устройства.the rows of the first counter, the potential inputs of the elements AND of the first group are connected to the outputs of the corresponding bits of the second counter; the second and third groups of pulsed potential elements AND, the second and third, the elements OR, the third and fourth counters, the reversible counter, the second pulse adder are added , the first and second keys and the binary multiplier, the first clock input of the device connected to the control input of the first key, whose information input is connected to the BTOpfcw clock input of the device that controls named by the input of the second key and the input of the third counter, the bit outputs of which are connected to the pulse inputs of the corresponding elements AND of the second group, the potential inputs of which are connected to the outputs of the corresponding bits of the first counter whose input is connected with the first pulse generator and the information input of the second key, the output of which is connected to the first input of the second impulse adder, the second input of which is connected to the output of the second OR element, whose inputs are connected to the outputs of the AND elements The first group is connected to the input of the second counter and the second input of the first pulse adder, the output of the second pulse adder is connected via a binary multiplier to the input of the fourth counter, the bit outputs of which are connected to the pulse inputs of the corresponding elements AND a third of the group whose potential inputs and outputs are connected respectively, with the outputs of the corresponding bits of the reversible counter and the inputs of the third element OR, the output of which is connected to the counting input of the reversible counter, The installation input of which is connected to the input of setting the initial conditions of the device.

На фиг.1 представлена блоктсхема устройства; на фиг.2 - импульсный сумматор, вариант выполнени .Figure 1 shows the block diagram of the device; 2 shows a pulse adder, an embodiment.

Устройство содержит в оды 1 и 2, ключи 3 и 4, счетчики 5-8, реверсивный счетчик 9, группы импульс- . но-потенциальных элементов И 10-12, элементы. ИЛИ 13-15, импульсные сумматоры 16 и 17, двоичный умножитель 18 и вход 19.The device contains in odes 1 and 2, keys 3 and 4, counters 5-8, reversible counter 9, groups pulse-. but-potential elements And 10-12, elements. OR 13-15, pulse adders 16 and 17, binary multiplier 18 and input 19.

Импульсный сумматор содержит (фиг.2) элемент ИЛИ 20, элемент 21 задержки, входы 22 и 23, а также выход 24..The pulse adder contains (figure 2) the element OR 20, the element 21 of the delay, the inputs 22 and 23, and the output 24 ..

Счетчик 7, группа 10 и элемент ИЛИ 13 образуют первый двоичный ум ножитель частоты, управл емый счетчиком 5. Счетчик б, группа 11 и элемент 14 образуют второй двоичный умножитель частоты, управл емый счетчиком 7, Счетчик 8, группа 12 и элемент ИЛИ 15 образуют третий двоичный умножитель частоты, управл емый счетчиком 9. Разр дные выходы счетчиков-делителей двоичных умножителей соединены с импульсными входами двухвходовых элементов И соответствующих групп с потенциальными входами элементов И соединены разр дные выходы управл ющих счетчиков , причем, если вход элемента И группы соединен с младшим разр дом счетчика-делител , то второй вход соединен со старшим разр дом управл ющего счетчика , и наоборот. Первый: 15 двоичный умножитель управл етс . кодом, снимаемым с инверсных разр дных выходов счетчика 5, остальные двоичные умножители управл ютс кодами , снимаемыми спр мых разр дных 20 выходов управл ющих счетчиков. В , исходном состо нии счетчик 5 находитс в единичном состо нии, а счетчи- ки 6-8 - в нулевом. I .. 25 Рассмотрим работу устройства а в режиме воспроизведени функции toXP . В этом случае через ключи 3 и 4 проходит импульсна последователь- п ность, поступаквда на-вход 2 уст- . ройства. В счетчике 9, работающем в режиме сложени , устанавливают начальное число Ьр. На вход 2 поступает импульсна последовательность X. Приращени Зх этой последовательное- ти поступают на вход счетчика 5 и формируют в нем текущее значение управл ющего кода первого двоично|го умножител . Приращени /d поступают также на первый вход сумматора 40 16. Приращени dZ , поступающие с выхода сумматора 16 на вход счет.чика 7, вызьшают по вление на выходе первого двоичного умножител приращений dJ , поступающих на второй вход 45 сумматора 16. Результат суммировани dZ--a4( + 9V (1) Значение , учитыва , что первоначально все разр ды счетчика 5, управл квдего первым двоичным умно- 0 жителем, находились в единичном состо нии и что этот умножитель управл етс кодовой комбинацией, снимаемой с инверсных разр дньк выходов счетчика 5, определ етс , ):iai. , где УУ1 - коэффициент пересчета счетчиков 5 и 7 ; ( wi-O емкость счетчика 5; ()- значение числа, формируемого входной импульсной последовательностью в счетчике 5. (i-1)- числовое -значение кода, управл ющего первым, двоичным умножителем. - 65 Ьер пол 2 юще жит на ле го вхо кот ращ лед вых жит ют фиц л по тре тор фор рав где л т жен ке .чис От вы Подставив (2) в (1) и разделив еменные,- получают di.. Интегриру (3) t t3l I dx J i J V учают (5) )V. Формируемое в счетчике 7 значение вл етс числовым значением управл го кода второго двоичного умноел . Приращени йХ, поступаквдие входсчетчика 6, вызьшают по вие приращений dV на выходе втородвоичного умножител Zdy(б) с учетом (5) dv . Приращени dV поступают на первый д сумматора 17, на второй вход орого чфрез ключ 4 поступают при ени diC входной импульсной посовательности . В результате на оде .сумматора получают dr-ЙV -aУ(8) С учетом (7) .(9) dy-Pnxdl ЙЧ На вход третьего двоичного умноел (на вход счетчика 8) поступаприращени K-dj (где К - коэфиент передачи двоичного умножи те18 ) , Эти приращени вызывают вление приращений dр на выходе тьего двоичного умножител / коые поступают на вход .счетчика 9, миру в нем текувдее значение упл ющего кода этого умножител Tb(,) fb - числовое значение управл ющего кода третьего двоичного умножител . Переменные в уравнении (10) деи интегрируют полученное выраие с учетом того, что в счетчи9 первоначально было записано ло .; (11) К/туЕиУ уда ) Обозначив KJ171 Р, получают ( Ь--Во)( (15) Если счетчик 9 работает в режиме итани „ „ - рх (16) Рассмотрим режим воспроизведени функцииВ о . Вычисление этой функции производит В два этапа. На первом этапе через ключ 3 проходит импульсна последователы ность, поступающа на вход 1 ства. Импульсы этой последовательнос ти поступают на вход счетчика. 5 и формируют в нем значение числа и , На входе 2 импульсна посл едовательность отсутствует. Ключ 4 запрещает прохождение импульсной последователь нести с выхода блока 16. По окончании формировани в счетчике 5 числа а в счетчике 7 первого двоичного умножител сформируе;гс число Z -ni(o На втором этапе через ключ 4 . проходит импульсна последовательность X, поступающа на вход 2 устройства . На входе 1 импульсна после довательность отсутствует. Ключ 3 запрещает прохо одение через него импульсной последовательности с вход 2 устройства. Далее работа устройстна не отличаетс от рассмотренной в режиме вычислени функции Окончательное выражение дл результата преобразовани , который формируетс в счетчике 9. p-boQ -(18) Рде + - при работе счетчика Э в режиме сложени ; - в режиме вычитани . При воспроизведении функцци р5(Р / через ключ-3 проходит импульсна последовательность X, подаваема на вход 1 устройства, а через ключ 4 проходит импульсна -последовательность с выхода сумматора 16. В случае воспроизведени функции Bjjg ключ 3 блокирует прохождение импульсов по обоим входам, на входе 1 импульсна последовательность отсутствует . Через ключ 4 проходит входна импульсна последовательность X, подаваема на вход 2. В рассмотренном режиме воспроизведени устройством функции в счетчике 7 формируетс функци ш8мX , а в счетчике 8 - функци . Функци П16vi X формируетс в счетчике 7 также и при воспроизведении функции I., - Предлагаемое устройство производит шесть функций Boa-P 6oX гo) HVtMX . Причем, некоторые функции, например , , и. Хб Х , воспроизвод тс одновременно, что весьма ценно при построении линеаризаторов с корректирующими каналами, цифровых моделирующих устройств, специализированных вычислителей. Таким образом, значительно расширилс класс воспроизводимых функций ,по сравнению с прототипом.Counter 7, group 10 and the element OR 13 form the first binary intelligence frequency knob controlled by counter 5. Counter b, group 11 and element 14 form the second binary frequency multiplier controlled by counter 7, Counter 8, group 12 and the element 15 form the third binary frequency multiplier controlled by the counter 9. The discharge outputs of the counters-dividers of binary multipliers are connected to the pulse inputs of two-input elements And the corresponding groups with the potential inputs of the elements And the discharge outputs of the control counters, n When in use, if the input of the AND group is coupled with a minor discharge counter-divider, the second input is connected to the significant bit of the control counter, and vice versa. First: 15 binary multiplier is controlled. the code taken from the inverse bit outputs of counter 5, the remaining binary multipliers are controlled by the codes removed by the direct bit 20 outputs of the control counters. In the initial state, the counter 5 is in the single state, and the counters 6-8 are in the zero state. I .. 25 Consider the operation of the device in the playback mode of the toXP function. In this case, the keys 3 and 4 pass through a pulse sequence, acting on the input 2 set-. roystva In the counter 9, operating in the addition mode, the initial number Lp is set. Input 2 receives a pulse sequence X. The increments Sx of this sequence are fed to the input of counter 5 and the current value of the control code of the first binary multiplier is formed in it. The increments / d also go to the first input of the adder 40 16. The increments dZ, coming from the output of the adder 16 to the input of the count. 7, are seen at the output of the first binary multiplier dJ, arriving at the second input 45 of the adder 16. The result of the summation dZ- -a4 (+ 9V (1) Meaning, taking into account that initially all bits of counter 5, controlled by the first binary multiplier), were in the unit state and that this multiplier is controlled by a code combination, removed from the inverse of the counter outputs 5, is determined): iai. where UU1 - the conversion factor of the counters 5 and 7; (wi-O capacitance of the counter 5; () is the value of the number generated by the input pulse sequence in the counter 5. (i-1) is the numerical value of the code controlling the first binary multiplier. - 65 F-2 2 Enter the fitsl by the third form for racings where the numbers are from. By substituting (2) into (1) and separating, you get di .. Integra (3) t t3l I dx J i JV learn (5)) v. The value generated in the counter 7 is the numeric value of the control code of the second binary multiplier. The increments iX, the input of the counter 6, are generated by the increments of dV at the output of the second multiplier Zdy (b) taking into account (5) dv. The increments of dV are transmitted to the first d of the adder 17, to the second input of the first one, the key 4 is received at diC of the input pulse consistency. As a result, on the accumulator one gets dr-VV -a од (8) Subject to (7). (9) dy-Pnxdl YH To the input of the third binary smart phone (to the input of counter 8), the increment K-dj (where K is the binary transmission coefficient multiply te18). These increments cause the appearance of increments of dp at the output of the third binary multiplier (which is fed to the input of counter 9), the world in it is the value of the control code of this multiplier. The variables in equation (10) act to integrate the expression obtained, taking into account the fact that in the counter9 it was originally written lo .; (11) K / tuEiU ud) Denoting KJ171 P, get (b - B) ((15) If counter 9 works in the mode of „„ „- px (16) Consider the playback mode of the function F o. Calculating this function produces In two stages In the first stage, a pulse sequence passes through the key 3. It arrives at the input 1. The pulses of this sequence arrive at the input of the counter .5 and form a value of a number in it, and the Key 4 prohibits the impulse sequence from passing. carry from the output of block 16. At the end of the forms In the counter 5, the number a in the counter 7 of the first binary multiplier is formed; rc number Z -ni (o At the second stage, the key 4 passes the pulse sequence X arriving at the input 2 of the device. At the input 1 the pulse sequence is absent. The key 3 prohibits passing through it the pulse sequence from the device input 2. Further, the operation of the device does not differ from that considered in the calculation mode of the function. The final expression for the conversion result, which is generated in the counter 9. p-boQ - (18) Rde + - during operation those of counter E in addition mode; - in subtraction mode. When the p5 function is played (P / the key-3 passes the pulse sequence X, fed to the device 1 input, and the key 4 passes the pulse-sequence from the output of the adder 16. In the case of the Bjjg function, the key 3 blocks the passage of pulses through both inputs There is no pulse sequence at the input 1. The input pulse sequence X passes through the key 4 and is fed to the input 2. In the considered playback mode, the function device in the counter 7 forms the function m8X, and in the counter 8 it functions CRC P16vi function of X is formed in the counter 7 and also the playback function I., -. The device performs six functions Boa-P 6oX WASTE) HVtMX. Moreover, some functions, for example,, and. Xb X, are reproduced simultaneously, which is very valuable when constructing linearizers with corrective channels, digital simulators, specialized calculators. Thus, the class of reproducible functions has been significantly expanded compared with the prototype.

Claims

DEVICE FOR CALCULATING ELEMENTARY FUNCTIONS, containing the first and second counters, the first group of pulse-potential elements AND, the first OR element and the first pulse adder, the first input of which is connected to the output of the first OR element, whose inputs are connected to the outputs of the elements And the first group, pulse inputs which are connected to the outputs of the corresponding bits of the first counter, the potential inputs of the elements And of the first group are connected to the outputs of the corresponding bits of the second counter, characterized in that, with the goal expanding class of tasks by enabling simultaneous calculation _of a function s' ^py, bov ^p * oh ^'p iheih, it entered the second and third trup-' nN pulsed potential elements and the second and third elements or the third and fourth counters , a counter counter ·, a second pulse adder, the first and second keys and a binary multiplier, the first clock input of the device being connected to the control input of the first key, the information input of which is connected to the second clock input of the device, controlling the input of the second about the key and the input of the third counter, the bit outputs of which are connected to the pulse inputs of the corresponding elements AND of the second group, the potential inputs of which are connected to. the outputs of the corresponding bits of the first counter, the input of which is connected to the output of the first pulse adder and the information input of the second key, the output of which is connected to the first input of the second pulse adder, the second input of which is connected to the output of the second OR element, the inputs of which are connected to the outputs of the elements AND the second . groups, · the output of the first key is connected to the input of the second counter and the second input of the first pulse adder, the output of the second pulse adder through a binary multiplier is connected to the input of the fourth counter, the discharge outputs of which are connected to the pulse inputs of the corresponding elements of the third group, potential inputs and outputs.; which are connected respectively to the outputs of the corresponding bits of the reversible counter and the inputs of the third OR element, the output of which is connected to the counting input of the reversing counter, the installation input of which is connected to the input of the reference ^{1 of} the initial conditions of the device.