Изобретение относитс к электротехнике , в частности к устройствам управл ни вентильными преобразовател ми электроприводов посто нного тока. Известно переключающее устройство дл реверсивного управл емого вьтр ми тел , содернсашее датчики заданного и действительного направлений тока, триггеры , элементы И-НБ, .ИЛИ, ЗАДЕРЖКА 1. Опнако это устройство характеризует с относительной сложностью и недостат чной помехозащищенностью. Наиболее близким к предлагаемому п технической сущности вл етс блок переключени дл системы раздельного управлени реверсивным вентильным преобразователем, содержащий два элемента И-НЕ, первые входы которых обьед1шены и соединены с выходом дат чика состо ни вентилей, вторые входы которых предназначены дл подачи противофазных сигналов реверса, а выходы подключены к входам триггера с перек ресгными св з ми,два элемента задержки два элемента И, выходы которых предназначены дл подключени входов блока управлени вентил ми преобразовател 2 . Данное устройство также характери- зуетс относительной сложностью и недостаточной помехозащищенностью. Целью изобретени вл етс повышен помехоустойчивости и упрощение. Поставленна цель достигаетс тем, что блок, содержащий два элемента И-НЕ,ч первые входы которых, объединены и соединены с выходом датчика состо ни вентилей, вторые входы которых предназначены дл подачи противофазных сигналов реверса, а выходы подключены к входам R триггера с перекрестными св з ми, два элемента задержки, два элемента И, выход. которых предназначены дл подключени входов блоков управлени вентил ми преобразовател , снабжен двум элементами НЕ, причемг первые входы элементов И через элеме ты НЕ подключены к вьхходам R5-тригге ра,вторые входы элементов И перекрестно подключены к вторым Входам элементов , а элементь задержки включе в перекрестные св зи Л9-триггера. На фиг. 1 приведена схема устройства; на фйг. 2 - временные диаграммы по сн ющие его работу. Устр й1ство содержит элементы 1 и 2 И-НЕ, RS-триггер 3 на двух элементах 4 и 5 И-НЕ, в перекрестные обратные св зи которых включены эле- .менты задержки соответственно на диодах 6, конденсаторах 7, резисторах 8 с подключением к источнику питани , элементы 9 и 10 НЕ и элементы 11 и 12 И,. На фиг. 2 в соответствии с фиг. 1 приведены следуклцие обозначени : ток 13 нагрузки; напр жение 14 на входах элементов 1 и 2 соответственно по пр мой команде на реверс и по инвероНОЙ команде на реверс; напр жение 15 на общем входе элементов 1 и 2 от датчика состо ни тиристоров; выходные напр жени 16-23 соответственно элементов 1, 2, 4, 5, 9, 10, 11 и 12. Исходным состо нием схемы вл етс момент времени -to (фиг. 2). Этому состо нию предществует включение питани схемы и подача на входы элемента 1 напр жений 14 и 15 (логических единиц). Напр жение 15 принимает значение логической единицы при отсутствии тока 13. При включении первой группы тиристоров и протекании тока 13 напр жение 15 снижаетс до уровн логического О, что соответствует установке / триггера 3 и всей схемы устройства в исходное состо ние. 5 стройство раВотает следующим образом. При подаче команды на реверс в момент времени i, значение напр жени 14 измен етс на противоположное на входах элемента 12 И наступает несовпадение, напр жение 23 принимает значение логического О и работа перивой группы тиристоров запрещаетс (импульсы управлени снимаютс или сдвигаютс в сторону инверторного режима ), В момент времени feg ток 13 достигает нулевого значени , напр жение 15 принимает значение логической единицы, на входе элемента 2 наступает совпадение , а напр исение 17 снижаетс до уровн логического О. При подаче 17 на вход элемента 5 на его выходе возрастание напр жени 19 до уровн ло- гической единицы происходит практически мгновенно, а вот передача этого сигнала (вернее перепаде напр жени ) на другой вход элемента 4 происходит с зааержкой на врем -trj -i:, определ емой парамет, рами конденсатора и резистора 8. В этом случае изменение напр жени 19 с дргического О до уровн логическ 31 единицы прйвоцит к запиранию диода б, а конденсатор 7 от плюсового источника через резистор 8 начнет зар жатьс . Как только напр жение на конденсаторе 7 достигнет уровн срабатывани (пунктиром на диаграммах напр жений 18 и 19) элемента 4 (дл микросхем типа К511 этот уровень составл ет 6,3-6,5 В), его вь1ходное напр жение 18 снижаетс в момент времени Ьз практически мгновенно до уровн логического О. При инвертировании напр жени 18 на 20 на входе элемента 11 наступает совпадение и с его выхода даетс разрешение в виде напр а сени 22 на включение второй группы тиристоров до момента време ни 4:4 т.е. до следующей команды на реверс. Как только включаетс втора группа тиристоров в момент времени -t з, напр жение 15 снижаетс до уровн логи ческогб О. Таким образом, передний фронт напр жени 15 по отнйиению триггера3 вл етс ведущим, а задний относительно начала протекани тока 13 после включени соответствующей гру№пы тиристоров - ведомым. Другими ело- 49 вами, напр жение 15 находите на уровне логической единицы при отсутствии то. ка 13 в течение вьвдержки времени, необходимой дл восстановлени запирающих устройств последнего тиристора выход$пдей из работы группь. При нулевом напр жении, например 18 JS течение времени-fc - , конденсатор 7 разр жен, т.е. с него на входе элемента 5 соответ ственно подаетс логический О. Преимущества такого В|Ключени элементов задержки заключаютс в увеличении помехоустойчивости триггера, в простоте выполнени . Поскольку помеха кратковременна , т.е. меньше выдержки времени, то переключение триггера в другое устойчивое состо ние не произойдет , так как конденсатор за врем дей- стви помехи не успеет зар дитьс до уровн срабатывани элемента И-JKE триггера. Кроме того, разрещение на включение соответствующей группы тиристоров происходит при наличии непосредственно основной команды на рёЬерс, не св занной с прохождением через триггер.The invention relates to electrical engineering, in particular, to devices controlling valve converters of direct current electric drives. A switching device for reversing controlled taps of bodies is known, containing sensors of given and actual directions of current, triggers, I-NB elements, .OR, DELAY 1. In addition, this device characterizes with relative complexity and lack of noise immunity. The closest to the proposed technical entity is a switching unit for a separate control system of a reversible valve converter containing two AND-NOT elements, the first inputs of which are integrated and connected to the output of a valve state sensor, the second inputs of which are intended to supply anti-phase reverse signals, and the outputs are connected to the trigger inputs with cross-connectors; two delay elements are two AND elements, the outputs of which are intended for connecting the inputs of the valve control unit are converted razovatel 2. This device is also characterized by relative complexity and lack of immunity. The aim of the invention is improved noise immunity and simplification. The goal is achieved by the fact that a block containing two I-NOT elements, h the first inputs of which are combined and connected to the sensor output of the valve state, the second inputs of which are intended to supply reverse-phase reverse signals, and the outputs are connected to the inputs R of the trigger with cross-connectors c, two delay elements, two AND elements, output. which are intended to connect the inputs of the converter control units of the converter, is equipped with two elements NOT, and the first inputs of the elements AND are NOT connected to the R5-trigger inputs, the second inputs of the elements AND are cross-connected to the second inputs of the elements, and the delay element is included in the cross-connectors communication L9 flip-flop. FIG. 1 shows a diagram of the device; on fig. 2 - time diagrams for his work. The device contains elements 1 and 2 of AND-NOT, RS-flip-flop 3 on two elements 4 and 5 of IS-N, the cross-feedbacks of which include delay elements respectively on diodes 6, capacitors 7, resistors 8 with connection to power source, elements 9 and 10 are NOT and elements 11 and 12, AND ,. FIG. 2 in accordance with FIG. 1 shows the following designation: load current 13; voltage 14 at the inputs of elements 1 and 2, respectively, by the direct command for the reverse and the inverted command for the reverse; voltage 15 at the common input of elements 1 and 2 from the thyristor state sensor; the output voltages are 16-23, respectively, of elements 1, 2, 4, 5, 9, 10, 11, and 12. The initial state of the circuit is time point -to (Fig. 2). This state is preceded by switching on the power supply of the circuit and supplying to the inputs of the element 1 voltages 14 and 15 (logical units). Voltage 15 takes on the value of a logical unit when there is no current 13. When the first group of thyristors is turned on and current 13 flows, voltage 15 decreases to a logic level O, which corresponds to the setting / trigger 3 and the entire circuit of the device to its initial state. 5 The structure is as follows. When a reverse command is given at time i, the voltage value 14 is reversed at the inputs of the element 12 And a mismatch occurs, the voltage 23 takes on a logical value O and the operation of the perivision of the thyristor group is prohibited (control pulses are removed or shifted towards the inverter mode) At the moment of time feg, the current 13 reaches zero, the voltage 15 takes the value of a logical unit, the input of element 2 coincides, and the voltage 17 decreases to the level of logical O. When applying 17 to input e At the output of 5 at its output, the increase in voltage 19 to the level of a logical unit occurs almost instantaneously, but the transmission of this signal (or rather, the voltage drop) to another input of element 4 occurs with a delay of –trj -i :, a definable parameter, capacitor and resistor 8. In this case, the voltage change from 19 from the other to a level of logic 31 units leads to the locking of the diode b, and the capacitor 7 from the positive source through the resistor 8 will start to charge. As soon as the voltage on capacitor 7 reaches the actuation level (dotted line in voltage diagrams 18 and 19) of element 4 (for K511 type microcircuits, this level is 6.3-6.5 V), its input voltage 18 decreases at the instant of time Bz almost instantaneously to logical o. When inverting voltage 18 by 20, the input of element 11 coincides, and from its output resolution is given in the form of voltage 22 to turn on the second group of thyristors until 4: 4, i.e. until the next command to reverse. As soon as the second group of thyristors is turned on at the moment of time -t s, the voltage 15 decreases to the level of logic O. Thus, the front edge of the voltage 15 on the basis of the trigger 3 is the leading one, and the rear edge on the beginning of the current flow 13 after switching on the corresponding group thy thyristors - slave. In other words, you find voltage 15 at the level of a logical unit in the absence of that. 13 for the time required to restore the last thyristor locking devices to the output of the group. At zero voltage, for example, 18 JS, the flow of time is fc -, the capacitor 7 is discharged, i.e. from it at the input of the element 5, respectively, a logical O. is supplied. The advantages of such B | Key delay elements are the increased noise immunity of the trigger, the simplicity of its execution. Since the disturbance is short-lived, i.e. less time delay, then the switching of the trigger to another stable state will not occur, since the capacitor during the operation of the interference will not have time to charge to the level of operation of the element I-JKE of the trigger. In addition, permission to turn on the corresponding thyristor group occurs when there is a main command directly on the riders that is not associated with passing through a trigger.