SU1035633A1

SU1035633A1 - Device for checking students' knowledge

Info

Publication number: SU1035633A1
Application number: SU823415315A
Authority: SU
Inventors: Виктор Иванович Корнейчук; Владимир Николаевич Сороко; Людмила Леонидовна Чимбай
Original assignee: Киевский Ордена Ленина Политехнический Институт Им.50-Летия Великой Октябрьской Социалистической Революции
Priority date: 1982-04-01
Filing date: 1982-04-01
Publication date: 1983-08-15

Description

второго элемента И, соединенного с третьим входом первого триггера, первый выход которого подключен к второму входу первого элемента И, а второй выход - к бторому входу третьего элемента. И, выход которого соединен с первым входом п того элемента ИЛИ, с вторым входом третьего элемента ИЛИ и с первым входом четвертого регистра , первый вход которого соединен с первым регистром, а второй вход -с выходом генератора, подключенного к первому входу первого регистра и первому входу третеего дешифратора , второй вход которого подключен к выходу второго элемента ИЛИ, соединенному с входами первого регистра и третьего элемента задержки, выход которого подключен к второму входу первого блока пам ти, третий вход которого соединен с первым выходом блока вывода учебной информации , второй выход которого соединен.the second element And connected to the third input of the first trigger, the first output of which is connected to the second input of the first element And, and the second output to the second input of the third element. And, the output of which is connected to the first input of the fifth OR element, to the second input of the third OR element and to the first input of the fourth register, the first input of which is connected to the first register, and the second input is the output of the generator connected to the first input of the first register and the first the input of the third decoder, the second input of which is connected to the output of the second OR element, connected to the inputs of the first register and the third delay element, the output of which is connected to the second input of the first memory block, the third input of which is connected to ervym output unit output training information, a second output is connected.

с вторым входом второго элемента ИЛИ а третий выход - с первым входом седьмого блока пам ти, выход которого соединен с вторым входом п того регистра, а второй вход - с выходом первого регистра, причем выход второго дешифратора соединен с вторым входом четвертого элемента ИЛИ, вьГ;код которого соединен с входом второго элемента задержки, выход п того элемента ИЛИ соединен с входом первого элемента задержки, выход третьего регистра соединен с входом четвертого дешифраторов, выход которого подключен к первому входу первого дешифратора, второй Вход которого соединен с выходом третьего триггера, а второй выход - с первым входом первого элемента И/)и, второй Вход которого соединен о четвертым элементом задержки, а выход с вторым входом третьего триггера .with the second input of the second element OR and the third output - with the first input of the seventh memory block, the output of which is connected to the second input of the fifth register, and the second input - with the output of the first register, and the output of the second decoder is connected to the second input of the fourth element OR, vG the code of which is connected to the input of the second delay element, the output of the fifth OR element is connected to the input of the first delay element, the output of the third register is connected to the input of the fourth decoder, the output of which is connected to the first input of the first decoder, Ora input coupled to an output of the third flip-flop, and the second output - to the first input of first AND /), and a second input coupled to the fourth delay element, and an output to a second input of the third flip-flop.

Изобретение относитс к области автоматики и вычислительной техники; и может быть использовано в качестве устройства дл генерации тестов, предназначенных дл контрол знаний в учебных заведени х по различным дисциплинам.The invention relates to the field of automation and computing; and can be used as a device for generating tests designed to control knowledge in educational institutions in various disciplines.

Известно устройство дл контрол знаний учащихс , содержащее блок вво« да ответов, соединенный с блоком упрйвлени и блоком анализа ответов, подключенным к блоку предъ влени информации, блоку оценки и блоку индикации и регистрации, который соеди ней с блоком оценки, блок ввода учебной информации, подключенный к блоку управлени , генератор вопросов и ответов, счетчик вопросов и ответов и блок анализа учебной информа- . ции, подключенный к блоку предъ влени информации, блоку анализа отве- , тов, блоку управлени и к генератору вопросов и ответов tO.A device for controlling the knowledge of students is known, comprising a block of yes and answers connected to the control unit and the block of analysis of the answers connected to the information presentation unit, the evaluation unit and the display and recording unit, which is connected to the evaluation unit, the unit for entering educational information, connected to the control unit, the generator of questions and answers, the question and answer counter and the unit of analysis of educational information. connected to the information presentation unit, the response analysis unit, the control unit and the question and answer generator tO.

Недостатком известного устройства вл ютс ограниченные функциональные возможности из-за невозможности .Оценивать знани учащихс по тестам.A disadvantage of the known device is its limited functionality due to the impossibility of. Estimating the knowledge of students by tests.

Наиболее близким к предложенному по технической сущности и достигаемому результату вл етс устройство дл обучени , содержащее блок ввода учебной информации, блок вывода учебной информации, счетчик, последовательно соединенные первый регистр, первый блок пам ти и второй блок пам ти , генератор, последовательно соединенные первый и второй элементы ИЛИ, второй регистр, блок элементов И, периый триггер и последовательно соединенные третий и четвертый блоки пам ти 2J. The closest to the proposed technical essence and the achieved result is a device for training, which contains a block for entering educational information, a block for outputting educational information, a counter connected in series to the first register, a first memory block and a second memory block, a generator connected in series to the first and the second OR elements, the second register, the AND block, the first trigger and the third and fourth memory blocks 2J connected in series.

Однако такое устройство не позвол ет оценивать моторные реакции обучаемого на знание логики курюа, т.е. контролировать текстовые пон ти типа. Определение, Классификаци , Сущность пон ти , что снижает качество контрол и обучени .However, such a device does not allow the learner to evaluate motor responses to the knowledge of the logic of a smoke, i.e. control text type concepts. Definition, classification, essence of the concept, which reduces the quality of control and training.

Целью изобретени вл етс расширение дидактических возможностей устройства и повышение точности контрол путем генерации тестов, учитывающих структуру курса и оценив.ающих умение обучаемых анализировать текст пон тий курса.The aim of the invention is to expand the didactic capabilities of the device and improve the accuracy of control by generating tests that take into account the structure of the course and assess the ability of students to analyze the text of course concepts.

Указанна цель достигаетс тем, что в устройство, содержащее блок ввода учебной информации, блок вывода учебной информации, счетчик, последовательно соединенные первый регистр, первый блок пам ти и втоРОЙ блок пам ти, генератор, пбследовательно соединенные первый и второй элементы ИЛИ, второй регистр, блок элементов И, первый триггер и последовательно соединенные третий и четвертый блоки пам ти, введены п тый , шестой и седьмой блоки пам ти, третий, четвертый и п тый регистры, четыре элемента задержки, второй и третий триггеры, три элемента И, третий, четвертый и п тый элементы ИЛИ,- четыре дешифратора и блок совпадени , первый выход которого подключен к первым входам блока элементов И, первого, второго и третьего элементов И и первого триггера, второй вход которого подключен к выходу первого элемента ИЛИ, подключенного к второму входу второго блока пам т третий вход которого соединен с первым выходом первого дешифратора,.четвертый вход - с выходом первого элемента задержки, а п тый вход - с выходом третьего регистра, первый вход которого подключен к выходу первого элемента И, а второй вход - к ВЫХОДУ п того блока пам ти, первый вход которого соединен с третьим эл ентом ИЛИ, второй вход - с четвертым регистром, а третий вход - с п тым регистрЬм, первый вход которого соединен с выходом второго элемента задержки, соединенного с первым входом четвертого элемента ИЛИ и с первым входом счётчика, второй вход которого подключен к второму выходу блока совпадени , а выход - к шестому входу второго блока пам ти, вы-ход которого соединен с входом второго регистра, подключенного выходом к второму дешифратору и к первому входу блока совпадени , второй вход которого подключен к третьему регистру и к второму входу блока элементов И, выход которого соединен с входом шестого блока пам ти, выход которого подключен к первому вхсьду блока вывода учебной информации, второй вход которого соединен с выходом третьего блока пам ти, первый вход которого подключен к выходу второго блока пам ти, а второй вход - к выходу четвертого блока пам ти.This goal is achieved in that the device containing the educational information input block, the educational information output block, a counter, a first register connected in series, a first memory block and a second memory block, a generator, first and second elements OR, a second register, the block of elements And, the first trigger and sequentially connected third and fourth blocks of memory, entered the fifth, sixth and seventh blocks of memory, the third, fourth and fifth registers, four delay elements, the second and third triggers, three elements nta AND, third, fourth and fifth OR elements are four decoders and a matching block, the first output of which is connected to the first inputs of the block of elements AND, the first, second and third elements of AND and the first trigger, the second input of which is connected to the output of the first element OR connected to the second input of the second memory block whose third input is connected to the first output of the first decoder, the fourth input to the output of the first delay element, and the fifth input to the output of the third register, the first input of which is connected to the output of the first element And, and the second input is to the OUT of the fifth memory block, the first input of which is connected to the third EL element, the second input - to the fourth register, and the third input - to the fifth register, the first input of which is connected to the output of the second delay element connected to the first input of the fourth OR element and to the first input of the counter, the second input of which is connected to the second output of the matching block, and the output to the sixth input of the second memory block, the output of which is connected to the input of the second register connected to the output of the second decoder and to the first The second input of the coincidence unit, the second input of which is connected to the third register and to the second input of the I block, the output of which is connected to the input of the sixth memory block, the output of which is connected to the first input of the educational information output unit, the second input of which is connected to the output of the third memory block the first input of which is connected to the output of the second memory block, and the second input to the output of the fourth memory block.

подключенного к входам первого триггера и второго триггера, при этом второй вход второго триггера соединен с выходом третьего дешифрара , а выход - с .вторым входом второго элемента И, соединенного с третьим входом первого триггера, первый выход которого подключен к врому входу первого элемента И, а втРОЙ выход - к второму входу третьего элемента И, выход которого соединен с первым входом п того элемента ИЛИ, с вторым входом третьего элёйента ИЛИ и с первым входом четвертого регистра, первый вход которого . соединен с первым регистром, а второй вход - с выходом генератора, подключенного к первому входу первого регистра и первому входу третьего дешифратора, второй вход которого подключен к выходу второго элемента ИЛИ, соединенному с входами первого регистра и третьего эле-/ мента задержки, выход которого, подключен к второму входу первого блока пам ти, третий вход которого соединен с первым выходом блока вывода учебной информации, второй выход которого соединен с вторым входом второго элемента HJW, а третий выход - с первым входом седьмого блока пам ти, выход которого соединен с вторым входом п того регистра, а .второй вход - с выходом первого регистра i причем выход второго дешифратора соединен с вторым входом четвертого элемента ИЛИ, выход которого соедини с входом второго элемента задержки, выход п того элемента ИЛИ соединен с входом первого элемента задержки, выход третьего регистра соединен с входом четвертого дешифратора., выход которого подключен к первому входу первого дешифратора, .второй вход которого соединен с выходом третьего триггера а второй выход с первым входом первого элемента ИЛИ, второй вход которого соединен с четвертым элементом задержки, а выход - с вторым входом третьего триггера.connected to the inputs of the first trigger and the second trigger, while the second input of the second trigger is connected to the output of the third descrambler, and the output is connected to the second input of the second element And connected to the third input of the first trigger, the first output of which is connected to the input of the first element And, and the second output - to the second input of the third element AND, the output of which is connected to the first input of the fifth OR element, to the second input of the third element OR, and to the first input of the fourth register, the first input of which. connected to the first register and the second input to the generator output connected to the first input of the first register and the first input of the third decoder, the second input of which is connected to the output of the second OR element connected to the inputs of the first register and the third delay element connected to the second input of the first memory block, the third input of which is connected to the first output of the educational information output block, the second output of which is connected to the second input of the second HJW element, and the third output to the first input of the seventh b memory, the output of which is connected to the second input of the fifth register, and the second input - with the output of the first register i, the output of the second decoder is connected to the second input of the fourth OR element, the output of which is connected to the input of the second delay element, the output of the fifth element OR connected to the input of the first delay element, the output of the third register is connected to the input of the fourth decoder. The output of which is connected to the first input of the first decoder, the second input of which is connected to the output of the third trigger and the second output of the first input of the first OR gate, a second input coupled to the fourth delay element, and an output - to a second input of the third flip-flop.

На чертеже представлена структурна схема предложенного устройства дл контрол знаний обучаемых.The drawing shows a block diagram of the proposed device for controlling students' knowledge.

Устройство содержит блок 1 ввода учебной информации, последовательно соединенные первые регистр 2, первый блок 3 пам ти и второй блок пам ти, генератор 5, последовательно соединенные первый элемент 6 ИЛИ и второй элемент 7 ИЛИ, второй регистр 8, блок элементов 9 И, первый триггер 10, последовательно соединенные третий блок 11 пам ти и четвертый блок 12 пам ти, выход которого подключен к входу второго триггера 13. п тый блок 14 пам ти, шестой блок 15 пам ти и седьмой блок 16 пам ти, первый вход которого соединен с блоком 1 ввода учебной информа ции, а второй вход - с первым, регистром 2. Первый вход элемента 6 ИЛ соединен с первым входом первого дешифратора 17. Дешифратор 17 соединен с третьим триггером 18. Выход регист ра 8 подключен к входам второго дешифратора 19 11 блока 20 совпадени Триггер 10 соединен с первым элементом 21 И, с вторым элементом 22 И и с третьим элементом 23 И, выход кото рого подключен к входу третьего элемента 2 ИЛИ. Выход блока 20 совпадени подключен к входам четвертого элемента 25 ИЛИ и счетчика.2б. Выход элемента 21 И соединен с входЬм п того элемента 27 ИЛИ подключенного к первому элементу 28 задержки.Счетчик 26 соединен с вторым элементом 2 задержки. Выход элемента 7 ИЛИ подкпючен к входам третьего элемента 30 задержки и третьего дешифратора ЗК Блок И пам ти соединен с третьим 32, с четвертым 33 и с п тым 3 регистрами . Регистр 32 соединен с чет .вертЫм дешифратором 35. Выход дешифратора 18 соединен с четвертым элементом 36 задержки. Выход блока 11 пам ти подключен к входу блока 37. вывода учебной информации. Устройство работает в трех режимах . Первый режим с типом вопросов доопределите когда в полном тексте содержани исключаютс ключевые, слова и обучаемый должен при ответе заполнить пробелы е тексте. Вопросы могут иметь следующие управл ющие слова: Доопределите..., Дополните текст..., Вставьте необходимые слова... и т.п. Второй режим с типом вопросов Исправьте, когда все ключевые слова замен ютс другими, ошибочными. Вопросы могут быть сформулированы следующим образом : Исправте текст...-, Найдите и устраните ошибки в текИсправьте неправильно упот сте... ребленные слова... и др. Третий режим с типом вопросов Доопределите, и исправьте, когда часть ключевых слов исключаетс из текста, а часть замен етс другими ключевыми словами этого же типа пон ти . Вопросы могут иметь следу1йщие управл ющие слова: Доопределите и исправьте текст..., Дополните текст и исправьте ошибки..., Вставьте необходимые слова и исправьте неправильно употребленные... и т.п. Режим генерации вопроса определ етс управл ющими словами, выбираемыми случайным образом из блока 12. Начало работы устройства обеспечиваетс занесением из блока 1 текста контролируемого курса в блок 16 и блок 3. В блоке 3 содержитс учебный курс, поделенный на элементарные информационно-логические единицы текста - пон ти . .Блок 16 содержит цепочки номеров пон тий,, св занных по смыслу и образующих логический граф, МОДУ.ЛИРУЩИЙ закон формировани знаний по данному курсу. Генераци контрольного текста начинаетс запуском гене.ратора 5 (св зь на чертеже не показана). Случайное число с генератора 5 по сигналу Прием кода (ПК), поступающему через элемент 7 с блока 1, заноситс на регистр 2. Через врем необходимое дл выполнени указанной операции , задаваемое элементом .30, сигнал через элемент 7 как сигнал Выдача кода поступает в блок 16 и блок 3. В результате по адресу, записанному в регистре 2, из блока 16 выбираетс соответствующа , цепочка номеров пон тий, а из блока 3 в блок - teKCT пон ти . Информаци с выхода блока 16 поступает на регистр 37, k разр дов которого адресуют в блоке И первое пон тие в цепочке . Первое слово из блока по адресу, задаваемому счетчиком 26, поступает на регистр 8. Одновременно случайное число из генератора 5 через дешифратор 31 адресует в блоке 12 конкретную формулировку запроса, котора записываетс в блок 11 и устанавливает соответствующий режим. Первый режим обеспечиваетс подачей единичного потенциала по второй шине на установочный вход триггера 10, второй режим - подачей сигнала на нулевой вход триггера 10, а тре7 . тий - установкой в единичное состо ние триггера 13, разрешающее прохож дение сигнёла через элемент 22 на счетный вход триггера 10. В соответствии с таблицей переходов счетного триггера на его выходе чередуютс единичное и нулевое значени . Единица на выходе - режим дополнени текста, единица на инверсном выходе - режим исправлени -текста . Формирование вопроса начинаетс с того, что по адресу, наход щемус р 4i-м разр де регистра 37, из блок 14 выбираетс первое им пон ти . Выбранное им поступает на регистр 32. Код слова с регистра 8 поступае на схему 20, .где .сравниваетс с содержанием регистра 32. Если им пон ти , записанное в регистре 32, со падает с выбранным словом из содержани пон ти , хранимым на регистре В, то данное пон ти считаетс ключевым V определ ющим словом дл данного пон ти . Найденное ключевое слово, представл ющее собой элемент эталона пр вильного ответа, через блок 9 зано- ситс в блок 15. Если при этом установлен первый режим, то сигнал, совпадени через элемент 21 сбрасывает регистр 32 в нуль, а через элемент 27 и элемент 28 поступает как команда Запись в блок 4. В результате по адресу, определ емому счетчиком 2б, на место ключевого слова в тексте дон ти заноситс содержимое регистра 32, т.е. нуль. Через определенное врем счетчий 26 сбрасываетс в начальное состо ние, адресующее снова первое слово в блоке 4, и выдаетс сигнал сдвига на регистр 37 и сигнал .Выдача кода (через элемент 24 на блок 14. В регистр 32 поступает код нового пон ти , и операци повтор етс . Если установлен второй режим, то сигнал совпадени через элемент 23 обеспечивает прием на регистр 33 части от генератора 5, ДРУ SO га часть разр дов которого поступает от регистра 17 и определ ет рассматриваемую область курса. Из блока 14 случайное им пон ти за3 писываетс в регистр 32,а затем описанным способом заноситс на место ключевого слова. Если совпадени нет, к счетчику 26 прибавл етс единица. Причем, если адресуетс последнее слово, то дешифратор 19 обеспечивает через эле меНт 25 сброс счетчика 26 и сравнение всего массива блока 4с новым именем пон ти . Если же считано последнее им пон ти в цепочке пон тий с регистра 34, то дешифратор 35 формирует сигнал опроса состо ни . Деигифратора 18. Дешифратор 17 оценивает состо ние триггера 18. Если триггер 18 находитс в единице, то,-следовательно, в данном тексте пон ти проводилась хот бы одна операци кодировани и. следовательно, контрольный тест может быть сформулирован.Сигнал с дешифратора 17 в этом случае обеспечивает режим Считывание из.блока 4 в блок 11 и задерт ва сь на врем считывани элементом Зб, через эле« мент 6 сбрасывает блок 4 в нуль. Триггер 18 через элемент 7 обеспечивает запуск устройства на формирование нового текста. Если триггер 18 в нуле, то просто обеспечиваетс смена пон ти , и этап генерации повтор етс с новым пон тием. Сформированные тексты и эталонные значени ответов к ним вывод т блоком 37. Данный метод генерации предназнауен дл создани текстов,,контролирующих не столько пон ти курса, сколько св зи этих пон тий между собой, закон образовани которых подчин етс структурно-логической модели знаний , Ьоставленной в данному курсе и определ ющей логику его усвоени . Таким образом, предложенное устррйство позвол ет вы вить и оценить моторные .реакции обучаемого на знание логики курса, способность обучаемого осмыслить, материал в абстрактном плане, таккак имена пон тий или их идентификаторы должны ассоциироватьс обучаемыми с их содержанием и ими должна быть определена степень соответствий содержани каждого пон ти -раздела с исследуемым текстом.The device comprises a learning information input unit 1, first register 2 connected in series, first memory block 3 and second memory block, generator 5, first element 6 OR in series and second element 7 OR, second register 8, block of elements 9 AND, first trigger 10, serially connected third memory block 11 and fourth memory block 12, the output of which is connected to the input of the second trigger 13. Fifth memory block 14, sixth memory block 15 and seventh memory block 16, the first input of which is connected to unit 1 input training information the second input is with the first register 2. The first input of the IL element 6 is connected to the first input of the first decoder 17. The decoder 17 is connected to the third trigger 18. The output of the register 8 is connected to the inputs of the second decoder 19 11 of the coincidence block 20 The trigger 10 is connected to the first element 21 AND, with the second element 22 AND and with the third element 23 AND, the output of which is connected to the input of the third element 2 OR. The output of the coincidence unit 20 is connected to the inputs of the fourth element 25 OR and the counter 2b. The output of the element 21 And is connected to the input of the fifth element 27 OR connected to the first delay element 28. The counter 26 is connected to the second delay element 2. The output of element 7 OR is connected to the inputs of the third delay element 30 and the third decoder HCC. The memory block And is connected to the third 32, to the fourth 33 and to the fifth 3 registers. Register 32 is connected to an even-decoder 35. The output of the decoder 18 is connected to the fourth delay element 36. The output of the memory block 11 is connected to the input of the block 37. output of educational information. The device operates in three modes. The first mode, with the type of questions, define when the full text of the content excludes key words, and the student must fill in the blanks of the text when answering. Questions may have the following control words: Add ..., Add text ..., Insert the necessary words ... etc. The second mode with the type of questions. Correct when all keywords are replaced by other, erroneous. The questions can be formulated as follows: Correct the text ...-, Find and fix errors in tech. Correct incorrectly use the stead ... words, etc. The third mode with the type of questions Complete and correct when some of the keywords are excluded from text, and part is replaced by other keywords of the same type of concept. Questions may have the following control words: Complete and correct the text ..., Complete the text and correct the mistakes ..., Insert the necessary words and correct incorrectly used ... etc. The question generation mode is determined by control words randomly selected from block 12. The device starts operation by entering the text of the course being monitored into block 16 and block 3. Block 3 contains a training course divided into elementary information and logical text units get it Block 16 contains chains of numbers of concepts, connected in meaning and forming a logical graph, MOD. LINER the law of formation of knowledge on a given course. The generation of the control text begins with the launch of Generator 5 (the link is not shown in the drawing). A random number from the generator 5 by a signal. The reception of a code (PC) arriving through element 7 from block 1 is entered into register 2. After the time required to perform this operation, specified by the element .30, the signal through element 7 as a signal. 16 and block 3. As a result, at the address recorded in register 2, from block 16, the chain of concept numbers is selected, and from block 3 to block, teKCT is understood. The information from the output of block 16 goes to register 37, whose k bits are addressed in block I, the first concept in the chain. The first word from the block, at the address specified by counter 26, goes to register 8. At the same time, a random number from generator 5 through a decoder 31 addresses in block 12 a specific query statement, which is recorded in block 11 and sets the appropriate mode. The first mode is provided by applying a single potential across the second bus to the setup input of the trigger 10, the second mode — by applying a signal to the zero input of the trigger 10, and tre7. tium - by setting in one state trigger 13, allowing the passage of the signal through element 22 to the counting input of trigger 10. In accordance with the transition table of the counting trigger on its output alternate single and zero values. The output unit is the text addition mode, the one at the inverse output is the correction-text mode. The formation of the question begins with the fact that at the address located in the 4th-th register of the de-register 37, from block 14 the first understanding is chosen. What he chooses goes to register 32. The word code from register 8 goes to circuit 20, where it is compared with the contents of register 32. If they understand what is written in register 32, then it drops with the selected word from the meaning of content stored on register B then this concept is considered to be the key V defining word for this concept. The found keyword, which is an element of the correct response standard, enters block 15 through block 9. If the first mode is set, the signal, coinciding through element 21, resets register 32 to zero, and through element 27 and element 28 comes as a command Write to block 4. As a result, the address of the key word in the text of the bottom is entered into the address of the register 32, i.e. zero. After a certain time, counting 26 is reset to the initial state, addressing again the first word in block 4, and a shift signal is output to the register 37 and the signal. The code is issued (through element 24 to block 14. Register 32 receives the code of the new concept, and If the second mode is set, the coincidence signal through element 23 provides reception to the register of 33 parts from the generator 5, DRUA SO ga part of the bits of which comes from register 17 and determines the course area under consideration. written to register 32, and then in the described manner is put in the place of the keyword.If there is no match, one is added to the counter 26. Moreover, if the last word is addressed, the decoder 19 provides via eelement 25 a reset of the counter 26 and comparison of the entire array of the block 4 with the new name If, however, the latter is read in the chain of concepts from register 34, then the decoder 35 generates a state polling signal. Deigraph 18. The decoder 17 evaluates the state of the trigger 18. If trigger 18 is in the unit, then, consequently, this text At least one encoding operation was captured. Consequently, the control test can be formulated. In this case, the signal from the decoder 17 provides the Read mode from unit 4 to block 11 and closes the read time with the B element, through element 6 resets unit 4 to zero. The trigger 18 through the element 7 provides the launch of the device on the formation of a new text. If trigger 18 is at zero, then a change of concept is simply provided, and the generation step is repeated with a new concept. The formed texts and reference values of the answers to them are output by block 37. This generation method is intended for creating texts that control not only the course understanding, but the connection between these concepts, the law of formation of which is subject to the structural-logical knowledge model, composed in this course and defining the logic of its learning. Thus, the proposed device makes it possible to identify and evaluate the student's motor responses to knowledge of the logic of the course, the ability of the learner to comprehend, the material in the abstract plan, such as the names of the concepts or their identifiers should be associated by the trainees with their content. each concept of tee-section with the text under study.

Claims

DEVICE FOR CONTROLLING KNOWLEDGE KNOWLEDGE, containing a training information input unit, a training information output unit, a counter connected in series. First register, first memory unit and second memory unit, generator, subsequently connected first and second OR elements, second register, block of elements And, the first trigger and the third and fourth memory blocks connected in series, characterized in that, in order to expand the didactic capabilities of the device and improve the accuracy of knowledge control, the fifth, sixth and seventh memory units ^ third, fourth and fifth registers, four delay elements, second and third triggers, three AND elements, third, fourth and fifth OR elements, four decoders and a coincidence unit, the first output of which is connected to the first inputs of the block of AND elements, the first , the second and third elements AND and the first trigger, eto whose input is connected to the output of the first OR element connected to the second input of the second memory block, the third input of which is connected to the first output of the first decoder, the fourth input - with the output of the first delay element, and the fifth input with the output of the third register, the first input of which is connected to the output of the first AND element, and the second input to the output of the fifth memory block, the first input of which is connected to the third OR element, the second input with the fourth register, and the third the input is in the fifth register, the first input of which is connected to the output of the second delay element connected to the first input of the fourth OR element and to the first input of the counter, the second input of which is connected to the second output of the coincidence unit, and the output to the sixth input of the second block memory, the output of which is connected to the input of the second re-, histr, connected by the output to the second Decoder and to the first input of the coincidence unit, the second input of which is connected to the third register and to the second input of the AND block, the output of which is connected to the input of the sixth memory unit, the output of which is connected to the first input of the training information output unit, the second input of which is connected to the output of the third memory unit, the first input of which is connected to the output of the second memory unit, and the second input to the output of the fourth memory unit, connected to the inputs of the first and second triggers, the second input of the second trigger connected to the output of the third decoder, and the output to the second input of the second element And connected to the third input of the first trigger, the first output of which is connected to the second input of the first element And, and the second output - to the second input of the third element. And, the output of which is connected to the first input of the fifth OR element, to the second input of the third OR element and to the first input of the fourth register, the first input of which is connected to the first register, and the second input is to the output of the generator connected to the first input of the first register and the first input a third decoder, the second input of which is connected to the output of the second OR element connected to the inputs of the first register and the third delay element, the output of which is connected to the second input of the first memory block, the third input of which is connected to the first the output of the training information output unit, the second output of which is connected. with the second input of the second OR element, and the third output with the first input of the seventh memory block, the output of which is connected to the second input of the fifth register, and the second input is with the output of the first register, and the output of the second decoder is connected to the second input of the fourth OR element, output which is connected to the input of the second. of the delay element, the output of the fifth element OR is connected to the input of the first delay element, the output of the third register is connected to the input of the fourth decoder, the output of which is connected to the first input of the first decoder, the second input of which is connected to the output of the third trigger, and the second output to the first input of the first element And / 1i, the second input of which is connected to the fourth delay element, and the output to the second input of the third trigger.