SU1034152A1

SU1034152A1 - Pulse generator

Info

Publication number: SU1034152A1
Application number: SU823413590A
Authority: SU
Inventors: Борис Николаевич Калугин; Валентин Прохорович Ляпко; Виктор Тимофеевич Николаенко; Игорь Иванович Задубовский
Original assignee: Предприятие П/Я А-3327
Priority date: 1982-03-29
Filing date: 1982-03-29
Publication date: 1983-08-07

Abstract

ГЕНЕРАТОР ИМПУЛЬСОВ,содержащий последовательно соединенные зар дный и разр дный транзисторы, базы которых через первый и второй согласующие каскады соединены соответственно с первым и вторым выходами синхронизатора, точка соединени эмиттера зар дного и коллектора разр дного транзисторов соединена с выходом генератора и через конденсатор с общей шиной, эмиттер разр дного транзистора соединен с общеЛ шиной, и дополнительный транзистор, эмиттер и база которого соединены с выходами третьего согласующего каскада, интегрирующую Цепь, первый выход которой соединен с входбм порогового элемента, отличающийс тем, что, с целью расширени функциональных возможностей, введены элемент И и ограничительный резистор , первый вывод которого соединен с эмиттером дополнительного транзистора и с коллектором зар дного транзистора , а второй вывод соединен .с коллектором дополнительного транзистора и втopы f выходом интегрирующей цепи,, вход которой соединен с шиной источника питани , выход порогового элемента соединен с первьм входом элемента И, второй вход которого соеСО динен с шиной общего стирани , а третий - с третьим выходом синхронизатора , выход элемента И соединен с входом третьего согласующего каскада .A PULSE GENERATOR containing series-connected charging and discharging transistors, the bases of which through the first and second matching stages are connected respectively to the first and second outputs of the synchronizer, the connection point of the charge emitter and collector of the discharge transistors is connected to the output of the generator and through a capacitor to a common bus , the emitter of the discharge transistor is connected to the common bus, and the additional transistor, the emitter and the base of which is connected to the outputs of the third matching stage, integrating A circuit, the first output of which is connected to an input threshold element, characterized in that, in order to expand its functionality, an AND element and a limiting resistor are introduced, the first terminal of which is connected to the emitter of the additional transistor and the collector of the charging transistor, and the second terminal is connected to the collector of the additional transistor and fits f by the output of the integrating circuit, the input of which is connected to the power supply bus, the output of the threshold element is connected to the first input of the And element, the second input of which OCO is dinene with a common erase bus, and the third is with the third output of the synchronizer, the output of the AND element is connected to the input of the third matching stage.

Description

DODo

j:; yij :; yi

to Изобретение относитс к импульсной технике и может быть использовано в качестве источника импульсного напр жени дл питани газоразр дных индикаторов панелей переменного тока (ГИП) ... Известны генераторы импульсов, со держащие зар дный и разр дный электронные ключи, которые работают на ем костную нагрузку в виде ГИП. Форма .импульсного напр жени , формируемо го этими генераторами, задаетс синх ронизаторомС J. Недостаток данных генераторов заключаетс в том,, что они не выдерживают коротких замыканий на выходе и не позвол ют оперативно измен ть форму выходных импульсов. Наиболее близким к предлагаемому вл етс генератор импульсов, содержащий последовательно соединенные зар дный и разр дный транзисторы, базы которых через первый и второ согласующие ка1Скады соединены соответственно с первым и вторым выходами синхронизатора, точка соединени эмиттера зар д-ного и коллектор разр дного транзисторов соединена с выходом генератора и через конденсатор с общей шиной, и дополнительный транзистор, эмиттер и база которого соединены с выходами третьего согласующего каскада, интегрирую щую цепь, первый выход которой соединен с входом порогового элемента 2 Недостатком известного генератора вл ютс ограниченные функциональные возможности, так как генератор не позвол ет производить оперативное изменение формы выходных импульсов , что приводит к быстрому общему стиранию информации на экране ГИП. Цель изобретени - расширение функциональных возможностей. Поставленна цель достигаетс тем что в генератор импульсов, содержащи последовательно соединенные зар дНБГй и ра.зр дный транзисторы, базы которых через первый и второй сбглас ющие каскады соединены ссютветственйо с первым и вторым выходами синхронизатора , точка соединени эмиттер зар дного и коллектора разр дного транзисторов соединена с выходом генёратора и через конденсатор с общей шиной, эмиттер разр дного трйнзисто .: ра соединен с общей шиной, и допоЛ нительный транзистор, эмиттер и .база которого соединены с выходами третьего согласующего каскада, интегрирующую цепь, первый выход которой соединен с входом порогового элемента, введены элемент И и ограни чительный резистор, первыйвывод которого соединен с эмиттером дополнительного транзистора и с коллектором зар дного транзистора, а второй вывод соединен с коллектором дополнительного транзистора и вторым выходом интегрирующей цепи, вход которой соединен с шиной источни1.а питани , выход порогового элемента соединен с первым входом элемента И, второй вход «которого соединен- с шиной общего стирани , а третий - с третьим выходом синхронизатора, выход элемента И соединен с входом третьего согласующего каскада. На фиг. 1 представлена схема генератора импульсов; на фиг. 2 временна диаграмма его работы. Зар дный 1 и разр дный транзисторы соединены через первый 3 и второй 4 согласующие каскады с первым 5и вторым 6 выходами синхронизатора 7. Точка соединени эмиттера транзистора 1 и коллектора транзистора 2 соединена.с выходом 8 генератора импульсов и через конденсатор 9 с общей шиной. Дополнительный транзистор 10 соединен с третьим согласующим каскадом 11, Первый выход 12 интегрирующей цепи 13, состо щей из резистора 14 и конденсатора 15, соединен с входом пороговгго элемента 16. Коллектор дополнительного транзистора 10 соединен с вторьич выходом 17 интегрирующей цепи 13, вход 18 которой соединен с шиной источника питающего напр жени . Первый вход 19 элемента И 20 соединен с выходом порогового элемента 16, второй вход 21 - с третьим выходом 22 синхронизатора 7, третий вход 23 - с клеммой 24 общего стирани , выход 25 соединен с входом третьего согласующего каскада 11. Первый вывод ограничительного резистора 26 соединен с точкой соединени эмиттера дополнительного 10 и коллектора разр дго 1 транзисторов, второй вывод резистора 26 соединен с выходом 17 интегрирующей цепи 13. Функциональное назначение элементов и узлов предлагаемого генератора соответствует их наименованию. Зар дный 1 и разр дный 2 транзисторы работают по принципу зар д-разр д конденсатора 9. Согласующие каскады 3,4 и 11 служат дл усилени по мощности управл ющих сигналов, поступающих от синхронизатора 7 (элемента И 20). Пороговое устройство 16 представл ет собой схему, вырабатывающую сигнал при понижении входного напр жени (например, в случае короткого замыкани цепи нагрузки). Устройство работает следующим образом . Импульсы управлени с выходов 5, 6и 22 синхронизатора поступают через согласующие каскады 3,4 и 11 на зар дный 4, разр дный 2 и дополнительный 10 транзисторы. Этим обеспечиваетс последовательное пер одическое включение зар дного 1 и разр дного 2 транзисторов. Дополнительный транзистор 10 работает синхронно с зар дным, при отсутствии команды общего стирани . При этом конденсатор 9, подключенный к выходу 8 генератора, периодически перезар жаетс от нулевого потенциально го уровн до напр жени источника п тани и от уровн этого напр жени до нулевого уровн , т.е. посто нное напр жение источника питани преобразуетс в последовательность выход ных импульсов генератора. Форма импульсов определ етс режимом работы генератора. В режиме отображени информации генератор формирует импульсы пр моугольной формы с длительностью фронта Ьф 0,1-0,2 МКС. Врем установлени фронта определ етс ёмкостью конденсатора 9 (Су,) -и суммарной емкост переходов коллектрр-змиттер зар дно го 1 и разр дного 2 транзисторов. В этом режиме дополнительный транзистор 10 замыкаетс синхронно с зар дным, находитс в насыценном состо нии во врем формировани выходного импульса и .не вли ет на фор му последнего. При работе генератора через резистор 14 протекает небольшой средний ток.Резистор 14 при величине 50 Ом ле вли ет на параметры выходных импульсов, так как основные процессы - формирование фронта выхо ного импульса и обеспечение требуемой величины зар дных токов - определ ютс наличием конденсатора 15, величина которого выбираетс на нескольких пор дков больше величины конденсатора 9. В режиме короткого замыкани (причиной которого может быть, например , непреднамеренное соединение выходной клеммы генератора с общей шиной) падение напр жени на резисторе 14 вызывает включение порогового элемента 16 и соответственно выключение транзистора 10. При этом ток транзистора 1 замыкаетс через ограничительный резистор 26 и ограничиваетс этим резистором до значени orpR26 где Е - напр жение источника питани . Особенностью ключевых каскадов ГИП вл етс работа с большими импульсными токами (при малых значени х среднего тока). Это заставл ет использовать в качестве зар дных клю- чей мощные транзисторы с допустимыми токами кoллeктopaCL А.:7огр чительно меньше:| 2А. Таким образом , зар дный транзистор надежно; защищен от непреднамеренных коротких замыканий выходной цепи. В режиме общего стирани , информации (фиг. 2S) в момент Ъз на 23 элемента И 2 поступает сигнал логического нул , запрещающий включение дополнительного транзистора 10. В этом случае зар д конденсатора 9 происходит через ограничительный резистор 26, ограничивающий амплитуду импульсного сигнала на выходе 18 до значени О,7-0,8Е. Таким образом, вместо нормализованных импульсов поддерживающего напр жени J, формируемых генератором в режиме отображени информации. в режиме общего стирани на выходе генератора формируютс импульсы уменьшенной (на 20-30%) ё1мплитуды и с пологим передним фронтом, которые , поступа на все шины ГИП, вызы вают общее стирание изображени на экране ГИП (разрушение настенного зар да ранее горевших чеек, т.е. их гашение) . Дл исключени ложных срабатываний порогового элемента 16 его включение происходит с временной задержкой , определ емой резистором 14, конденсатором 15, синхронизатором 7. Таким образом, предлагаемый генератор формирует импульсы поддержнванвдего напр жени в режиме отображени инфор 1ации, выполн ет функцию защиты ключевых транзисторов в режиме короткого заглыкани и в отличие от базового объекта имеет возможность производить общее стирание информа- ции на экране ГИП за счет изменени формы выходных импульсов. Это расшир ет функциональные возможности, повы ает надежность и эксплуатационные характеристики генератора.The invention relates to a pulse technique and can be used as a source of pulse voltage for supplying gas discharge indicators of alternating current panels (GUIs) ... Pulse generators are known that contain charge and discharge electronic switches that operate on a bone load. in the form of the GUI. The shape of the pulse voltage generated by these generators is set by the synchronizer C J. The disadvantage of these generators is that they do not withstand short circuits at the output and do not allow the output pulses to be quickly changed. The closest to the present invention is a pulse generator containing series-connected charging and discharge transistors, the bases of which are connected to the first and second outputs of the synchronizer through the first and second matching cables, the charging emitter junction and the collector of the discharge transistors are connected to generator output and through a common bus capacitor, and an additional transistor, the emitter and base of which are connected to the outputs of the third matching stage, integrating the circuit, the first output One of which is connected to the input of the threshold element 2. The disadvantage of the known generator is its limited functionality, since the generator does not allow an operative change in the shape of the output pulses, which leads to a quick general erasure of information on the GUI screen. The purpose of the invention is to expand the functionality. The goal is achieved by the fact that in a pulse generator containing serially connected charges dBHG and random transistors, the bases of which through the first and second blades, are connected to the first and second outputs of the synchronizer, the junction point of the charge emitter and collector of the discharge transistors is connected with the output of the generator and through a capacitor with a common bus, the emitter of the discharge transinsistor: pa is connected to the common bus, and an additional transistor, the emitter and base of which are connected to the outputs of the third A matching stage, an integrating circuit, the first output of which is connected to the input of the threshold element, an I element and a limiting resistor are introduced, the first output of which is connected to the emitter of the additional transistor and the collector of the charging transistor, and the second output is connected to the collector of the additional transistor and the second output of the integrated transistor the circuit, the input of which is connected to the power supply source bus 1.a, the output of the threshold element is connected to the first input of the element I, the second input of which is connected to the common erase bus, and This - with the third output of the synchronizer, the output element And is connected to the input of the third matching stage. FIG. 1 shows a pulse generator circuit; in fig. 2 is a temporary chart of his work. Charge 1 and bit transistors are connected through the first 3 and second 4 matching stages with the first 5 and second 6 outputs of synchronizer 7. The emitter connection point of transistor 1 and collector of transistor 2 is connected with output 8 of the pulse generator and through a capacitor 9 with a common bus. The additional transistor 10 is connected to the third matching stage 11, the first output 12 of the integrating circuit 13, consisting of the resistor 14 and the capacitor 15, is connected to the input of the threshold element 16. The collector of the additional transistor 10 is connected to the second output 17 of the integrating circuit 13, the input 18 of which is connected with power supply busbar. The first input 19 of the element 20 is connected to the output of the threshold element 16, the second input 21 to the third output 22 of the synchronizer 7, the third input 23 to the common erase terminal 24, the output 25 is connected to the input of the third matching stage 11. The first terminal of the limiting resistor 26 is connected with the point of connection of the emitter of the additional 10 and the collector of the discharge of 1 transistors, the second terminal of the resistor 26 is connected to the output 17 of the integrating circuit 13. The functional purpose of the elements and components of the proposed generator corresponds to their name. Charging 1 and gating 2 transistors operate on the principle of charging the discharging capacitor 9. Matching cascades 3, 4 and 11 serve to amplify control signals from the synchronizer 7 (element 20). The threshold device 16 is a circuit that generates a signal when the input voltage is lowered (for example, in case of a short circuit of the load circuit). The device works as follows. The control pulses from the outputs 5, 6 and 22 of the synchronizer are fed through the matching stages 3,4 and 11 to charge 4, bit 2 and an additional 10 transistors. This ensures the sequential first switching on of the charged 1 and bit 2 transistors. The additional transistor 10 operates synchronously with the charge, in the absence of a common erase command. In this case, the capacitor 9 connected to the output 8 of the generator is periodically recharged from the zero potential level to the voltage of the power source and from the level of this voltage to the zero level, i.e. The constant voltage of the power source is converted into a series of output pulses of the generator. The shape of the pulses is determined by the mode of operation of the generator. In the information display mode, the generator generates square-shaped pulses with a front duration Lf 0.1-0.2 of the ISS. The rise time of the front is determined by the capacitance of the capacitor 9 (Cy,) -and the total capacitance of the transitions of the collector-smitter charge 1 and the discharge 2 transistors. In this mode, the additional transistor 10 closes synchronously with the charging one, is in the saturated state during the formation of the output pulse, and does not affect the shape of the latter. When the generator operates, a small average current flows through the resistor 14. The resistor 14 at 50 Ω does not affect the parameters of the output pulses, since the main processes — formation of the front of the output pulse and ensuring the required value of charging currents — are determined by the presence of a capacitor 15, which is selected on several orders of magnitude greater than the value of capacitor 9. In the short circuit mode (the cause of which may be, for example, unintended connection of the output terminals of the generator with a common busbar) Neither the resistor 14 causes the switching off of the threshold element 16 and, accordingly, the turning off of the transistor 10. At the same time, the current of the transistor 1 is closed through the limiting resistor 26 and is limited by this resistor to orpR26 where E is the power supply voltage. A feature of the key stages of the ISU is the operation with high pulse currents (at low values of the average current). This forces the use of power transistors with permissible currents of colec A as charge batteries. A: 7 is extremely smaller: | 2A. Thus, the charging transistor is reliable; protected against unintentional short-circuits of the output circuit. In the general erase mode, the information (Fig. 2S) at time b3 to element 23 and a logic zero signal prohibits the inclusion of an additional transistor 10. In this case, the charge of capacitor 9 occurs through the limiting resistor 26, which limits the amplitude of the pulse signal at output 18 to a value of 0-7.0.8E. Thus, instead of the normalized impulses of the supporting voltage J, generated by the generator in the information display mode. In the general erase mode, at the output of the generator, pulses of reduced (by 20-30%) e1 amplitudes are formed and with a gentle leading edge, which, acting on all the ISU buses, cause a general erasure of the image on the ISU screen (destruction of the wall charge of previously burned cells, t .e. their cancellation). In order to eliminate false triggering of the threshold element 16, it is switched on with a time delay determined by resistor 14, capacitor 15, synchronizer 7. Thus, the proposed generator generates pulses maintained by the voltage in the information display mode, performs the function of protecting the key transistors in the short mode. stubs and, unlike the base object, have the ability to produce a general erasure of information on the GUI screen by changing the shape of the output pulses. This expands the functionality, improves the reliability and performance of the generator.

// //

n/.n /.

////

JvJv

ffff

ffffff

JJ

m.m.

2121

/./.

////

//

2222

фуг.fug.

Claims

A PULSES GENERATOR, comprising series-connected charging and discharge transistors, the bases of which are connected through the first and second matching stages to the first and second outputs of the synchronizer, the connection point of the emitter of the charging and collector of the discharge transistors is connected to the output of the generator and through the capacitor with a common bus, the emitter of the discharge transistor connected to a common bus, and an additional transistor, the emitter and the base of which are connected to the outputs of the third matching stage, the integrating circuit, The first output of which is connected to the input of the threshold element, characterized in that, in order to expand the functionality, an element And a limiting resistor are introduced, the first output of which is connected to the emitter of the additional transistor and to the collector of the charging transistor, and the second output is connected to the collector of the additional transistor and the second output of the integrating circuit, the input of which is connected to the bus of the power source, the output of the threshold element is connected to the first input of the element And, the second input of which is shared with the bus general erasure, and the third - with the third output of the synchronizer, the output of the element And is connected to the input of the third matching stage.