SU1032459A1 - Врем -импульсное множительно-делительное устройство - Google Patents

Врем -импульсное множительно-делительное устройство Download PDF

Info

Publication number
SU1032459A1
SU1032459A1 SU823418446A SU3418446A SU1032459A1 SU 1032459 A1 SU1032459 A1 SU 1032459A1 SU 823418446 A SU823418446 A SU 823418446A SU 3418446 A SU3418446 A SU 3418446A SU 1032459 A1 SU1032459 A1 SU 1032459A1
Authority
SU
USSR - Soviet Union
Prior art keywords
input
pulse
differential
amplifier
output
Prior art date
Application number
SU823418446A
Other languages
English (en)
Inventor
Игорь Владимирович Герасимов
Владимир Александрович Михайлов
Original Assignee
Ленинградский Ордена Ленина Электротехнический Институт Им.В.И.Ульянова (Ленина)
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ленинградский Ордена Ленина Электротехнический Институт Им.В.И.Ульянова (Ленина) filed Critical Ленинградский Ордена Ленина Электротехнический Институт Им.В.И.Ульянова (Ленина)
Priority to SU823418446A priority Critical patent/SU1032459A1/ru
Application granted granted Critical
Publication of SU1032459A1 publication Critical patent/SU1032459A1/ru

Links

Landscapes

  • Amplifiers (AREA)

Abstract

ВРЕМЯ-ИМПУЛЬСНОЕ МНОЖИТЕНЬНО-ДЕЛИТЕЛЬНОЕ УСТРОЙСТВО, содержащее уравновешенный мост, в плечи которого между первого сомножител  устройства и шиной нулевого потенциала включены соответственно два масштабных резистора и два импульсноуправл емых резистора, а в измерительную диагональ включен дифференциальный операционный усилитель, неинвертирующий вход которого подключен к общему выводу масштабных резистоiPOB , инвертирующий вход - к общему выводу импульсно-управл емых резисторов и через сглаживающий конденсатор к шине нулевого потенциала, и широтноимпульсный модул тор, вход которого соединен с выходом дифференциального операционного усилител , а выход  вл етс  выходом уст-ройства, и подключен к управл ющему входу первого импульсно-управл емого резистора, управл ющий сход второго импульсногуправл емого резистора соединен с входом второго сомнох ител  устройства, отличающеес  тем, что, с целью расширени  области применени  i за счет выполнени  операции умножени  отношени  двух напр жений .постоСЛ  нного тока на относительную длительность широтно-модулированного импульс ного сигнала, оно содержит дополнительный импульсно-управл емый резистор , который включен между входом делител  устройства и инвертирующим входом диференциального операционного усилител  и подсоединен управл с ющим входом к выходу 1широтно-импульо ГЧЭ ного модул тора. СП со

Description

Изобретение относитс  к вычислиФельной технике и может найти приме :нение в устройствах автоматического регулировани  и управлени , в информационно-измерительных системах и ycT ройствах, где распространено представление информации в -виде напр жени  посто нного тока и широтно-модулированных сигналов (ШИМ-сигналоз ), Известно врем -импульсное множительио-делительное устройство, содер :|ащее два импульсных делител  напр  жени  решающий усилитель и цепь под бора интервала, формирующа  выходной ЩИМ-сигнал. Работа устройства основа На на использовании замкнутого временного модул тора, опорное напр же кие импульсного делител  которого фо мируетс  с помощью второго импульсного делител  напр жени  и решающего усилител  Цепь подбора интервала под воздействием сигнала рассогласовани  вырабатывает вь ходной ШИМ-сигнал, относительна  длительность которого в установившемс  режи ме равна частному от делени  одного из входных напр жений посто нного тока на произведение второго входного напр жени  посто нного тока и входного ШИМ сигнала Г 1 1. Недостатками известного множитель но делительного устройства . вл ютс  конструктивна  сложность, а также низкие точность и помехоустойчивость вследствие недифференциального принц па построени  его схемы. Наиболее близким по технической сущности к изобретению  вл етс  врем  -импульсное множительно-делительное устройство, содержащее уравновешзнный мост, в плечи которого включены импульсно-управл емые резисторы-, состо щие из последовательно соединенных ключа и резистораS общий зажим перво го и второго импульсно-управл емых ре зисторов подключен черкез источник опорного напр жени  посто нного тока к общей точке схемы, а общий зажим третьего и четвертого плеч моста под ключен непосредственно к общей точке схемы, общие зажимы первого и четЕ.ер того, второго и третьего импульснсуправл емых резисторов подключены со ответственно к первому и второму вхо дам дифференциального операционного усилител  посто нного тока и через сглаживающие конденсаторы к шине нулаеого потенциала, выход дифференциального операционного усилител  посто нного тока через широтно-импульсный модул тор подключен к управл ющему входу второго импульсно-управл емого. резистора, управл ющие входы первого, четвертого и третьего импульсно-управл емых резисторов подключены к источникам входных ШИМ-сигналов, выход шмротно-импульсного модул тора подклюмен к Езыходной клемме устройства С2 3. Недостатком прототипа  вл етс  невозможность выполнени  множительноделительной операции над разнородными по форме представлени  сигналами, т.е. ограниченна  область примене-ни . Цель изобретени  - расширение области применени  устройства за счет выполнени  умножени  частного от делени  двух напр жений, посто нного то .ка на .относительную длительность ШИМсигнала Поставленна  цель достигаетс  тем, что врем -импульсное множительно-делительное устройство, содержащее уравновешенный мост, в плечи .которого входом первого сомножител  устройства и шиной нулевого потенциала включены соответственно два масштабных резистора и два импульсно-управл емых резистора, а в измерительную диагональ включен дифференциальный операционный усилитель, не;/1нвертирующий вход которого подключен к общему вы-воду масштабных резисторов, инвертирующий вход - к оби1ему выводу импульсно-упрапл емых резисторов и через сглаживающий конденсатор к шине нулевого потенциала, и широтно-импульсный модул тор, вход которого соединен с выходом дифференциального операционного усилител , а выход  вл етс  импульсным выходом устройства и подключен к управл ющему входу первого импульсно-управл емого резистора, управллщий ВХОД второго импульсно-управл емого резистора соединен с входом сомножител  дл  широтно-модулированного сигнала, содержит дополнительный импульсно-управл емый резистор , который включен Jмeждy входом делител  устройства иинзертирующим входом дифференциального операционного усилител  и подсоединен управл ющим входом к выходу широтно-импульсного модул тора. На чертеже приведена функциональна  схема врем -импульсного множительно-делительного устройства о Устройство содержит уравновешенны мост, в плечи которого включены масш табный резистор 1, импульсно-управл  емый резистор 2,импульсно-управл емы резистор 3 и масштабный резистор k. В измерительную диагональ моста вклю чен дифференциальный операционный усилитель 5f к инвертирующему входу которого подключены сглаживающий кон денсатор 6 и импульсно-управл емый резистор 7, выход дифференциального усилител  5 через широтно-импульсный модул тор 8 подключен к выходной кле ме устройства и к объединенным управ л ющим входам импульсно-управл емых резисторов 2 и 7i управл ющий вход импульсно-управл емого резистора 3 подключен к третьей входной клемме устройства. Позици ми 9-11 обозначены входы устройства, Ik - вы ход устройства. Кавдый импульсно-управл емый резистор образован резисторов 12 и ключом 13. Устройство работает следующим образом . На входы 9 и 11 устройства поступают входные сигналы в виде напр жений посто нного тока одинаковой пол рности , на вход 10 - ШИМ-сигнал с относительной длительностью QQ периодически повтор ющихс  пр моугольных импульсов, в каждом из периодов Т работы ключ импульсио-управл емого резистора замкнут в течение времени ии разомкнут в течение времени T-V (0 Т/Т). Поэтому проводимость ИМ пульсно-управл емого резистора в среднем пропорциональна относительной длительности управл ющего ШИМ-си нала. Разв зка по переменному току импульсно-управл емых резисторов 2, 3 и 7 обуславливающа  возможность и взаимодействи  только по посто нным (средним значени м токов и напр жений , обеспечив.аетс  сглаживающим кон денсатором 6. Благодар  этому на вхо ды дифференциального усилител  5 поступают только посто нные составл ющие напр жений в точках а и б, а высшие гармоники напр жени  в точке .6 подавл ютс . Разность напр жений Ug, выделенна  и усиленна  усилителем 5 воздействует на широтно-импульсный модул тор 8. Последний вырабатывает ШИМ-сигнал с относительной длительностью в , который благодар  отрицательной обратной св зи, воздейст у  на импульсно-управл емые резисторы 2 и 7,обеспечивает баланс моста . Условием баланса  вл етс  и и , Ei , и . C,,, где Q, G,проводимости резисторов 1 и 4; проводимости резисторов , вход щ1 х соответственно в состав импульсно-управл емых резисторов 2, 3 и 7. ( 1) непосредственно елеИз уравнени  дует O.E.KV%|0 4®o 4EiS %% ( если выполн етс  условие G Реша  уравнение (2) относительно переменной б , получим .0 0,5E G-f-0,. G ЕО условие Q2 5 если выполн етс  Полага  О 2G, из выражени  ( 3 )i получаем требуемую функциональную характеристику устройства . (J Предлагаемое устройство в сравнении с прототипом имеет более широкие ункциональные возможности за счет обеспечени  преобразовани  в ШИМ-сигнал произведени  отношени  двух напр -; посто нного тока и ШИМ-сигнала, что позвол ет использовать его как вычислительно-преобразовательное устройство . Существенным достоинством устройства  вл етс  возможность обработки разнородных по форме представлени  сигналов , .обеспечивающих выполнение как вычислительных, так и преобразовательных операций.
S10324596
Достоинствами предлагаемого уст-дифференциального принципа построени 
ройства  вл ютс  также высока  надеж-мостовой схемы и принципа усреднени 
ность, обусловленна  простотой схемы,широтно-модулированных параметров и
помехоустойчивость, вытекаща  изсигналов.

Claims (1)

  1. ВРЕМЯ-ИМПУЛЬСНОЕ МНОЖИТЕЛЬНО-ДЕЛИТЕЛЬНОЕ УСТРОЙСТВО, содержащее уравновешенный мост, в плечи которого между входом первого сомножителя устройства и шиной нулевого потенциала включены соответственно два масштабных резистора и два импульсноуправляемых резистора, а в измерительную диагональ включен дифференциальный операционный усилитель, неинвертирующий вход которого подключен к общему выводу масштабных резисто ров, инвертирующий вход - к общему 'выводу импульсно-управляемых резисторов и через сглаживающий конденсатор к шине нулевого потенциала, и широтноимпульсный модулятор, вход которого соединен с выходом дифференциального операционного усилителя, а выход является , выходом устройства, и подключен к управляющему входу первого импульсно-управляемого резистора, управляющий вход второго импульсногуправляемого резистора соединен с входом второго сомнох<ителя устройства, отличающееся тем, что, с целью расширения области применения за счет выполнения операции умноже- § ния отношения двух напряжений постоянного тока на относительную длитель ность широтно-модулированного импуль ного сигнала, оно содержит дополнительный импульсно-управляемый резистор, который включен между входом делителя устройства и инвертирующим входом диференциального операционного усилителя и подсоединен управляющим входом к выходу ного модулятора.
    SU п„ 1032459 1 I ύ О (Широтноί
SU823418446A 1982-04-07 1982-04-07 Врем -импульсное множительно-делительное устройство SU1032459A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU823418446A SU1032459A1 (ru) 1982-04-07 1982-04-07 Врем -импульсное множительно-делительное устройство

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU823418446A SU1032459A1 (ru) 1982-04-07 1982-04-07 Врем -импульсное множительно-делительное устройство

Publications (1)

Publication Number Publication Date
SU1032459A1 true SU1032459A1 (ru) 1983-07-30

Family

ID=21005041

Family Applications (1)

Application Number Title Priority Date Filing Date
SU823418446A SU1032459A1 (ru) 1982-04-07 1982-04-07 Врем -импульсное множительно-делительное устройство

Country Status (1)

Country Link
SU (1) SU1032459A1 (ru)

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
1. Смолов В.Б., Гурюмов Е.П. Врем -импульсные вычислительные устройства. Л., Энерги , 1968, с.41, ,А1, рис. 21 а. 2. Авторское, свидетельство СССР № 260290,.кл. G Об G 7/16, 1970 (прототип). W *

Similar Documents

Publication Publication Date Title
SU1032459A1 (ru) Врем -импульсное множительно-делительное устройство
JPH0130111B2 (ru)
SU805343A1 (ru) Аналоговое множительно-делительноеуСТРОйСТВО
SU773638A1 (ru) Вычислительное устройство
JP3189866B2 (ja) 抵抗計校正装置
SU1522116A1 (ru) Измерительный преобразователь мощности
SU1095196A1 (ru) Множительно-делительное устройство широтно-модулированных сигналов
SU641459A1 (ru) Множительно-делительное устройство
JPH0639312Y2 (ja) 温度検出回路
SU1150631A1 (ru) Врем -импульсный квадратичный преобразователь
RU2691624C1 (ru) Способ измерения составляющих полного сопротивления и устройство для его реализации
JPS5920692Y2 (ja) f/v変換回路
RU2190230C1 (ru) Амплитудный преобразователь переменного напряжения в постоянное
JPH0629748Y2 (ja) 電力測定装置
SU1374253A2 (ru) Устройство дл умножени напр жений
SU525114A1 (ru) Умножитель широтно-модулированных сигналов
SU866564A1 (ru) Устройство дл возведени в степень широтно-модулированных сигналов
SU920539A1 (ru) Линейный преобразователь среднеквадратического значени переменного напр жени
JPS622547Y2 (ru)
JPS62183612A (ja) 検波回路
JPH0419471Y2 (ru)
JP3062506B1 (ja) インピ―ダンス測定装置
SU1231517A1 (ru) Устройство дл вычислени функции @
JPS5948429B2 (ja) 演算回路
SU1406491A1 (ru) Цифровой универсальный измерительный прибор