SU1027721A1 - Устройство дл вычислени логарифма - Google Patents

Abstract

УСТРОЙСТВО ДЛЯ ВЫЧИСЛЕНИЯ ЛОГАРИФМА, содержащее блок выделени  старшего разр да, шифратор, блок сдвига, сумматор, первый элемент И и первый элемент НЕ, причем вход устройства соединен с входом блока выделени  старшего разр да и информационным входом блока сдвига, управл ющий вход которого соединен с выходом блока выделени  старшего разр да и входом шифратора, а-и выход (i 1,2,,..,7) блока сдвига ; соединен с первым входом 1-го разр да сумматора, выходы шифратора и сумматора  вл ютс  выходами устройства , отлич ающеес  тем, что, с целью повышени  точности, в него введены первый и второй элементы И-НЕ, второй элемент И, второй, третий и четвертый элаченты НЕ, элемент И с инверсным входом, группа элементов И и группа элементов И с инверсным входом,.причем выход первого разр да блока сдвига соединен с первым входом первого элеменга И-НЕ, первым входом второго элемента И, инверсным входом элемента И с ийверсным входсмл и через первый элемент НЕ с первым входом второго элемента И-НЕ, второй вход которого соединен с выходом второго разр да блока сдвига и через второй элемент НЕ с вторым входом первого элемента И-НЕ, третий вход которог.о соединен через третий элемент НЕ с выходом третьего разр да бл еж а сдвига и третьим входом второго элемента И-НЕ, выход которого соединен с первым входом первого элемента И, второй вход которого coejE tHeH с выходом первого элемента й-НЕ, выход первого элемента И соединен с вторым входом второго элемента И, пр мьм входе Элемента И с инверсным входом и через четвертый элемент НЕ с вторыми входами четвертого, шестого и седьмого разр дов сумматора, выход элемента И с инверсны входом соединен с первыми входами элементов И группы , выход второго элементами соединен с пр 1 1Ш1ми входами элементов И с инверсными входами гругты, выход j-ro разр да блока сдвига, j 2,3,4, 5, соединен с инверсным входом

Description

Изобретение, относитс  к вычислительной технике и предназначено дл  вычислени  логарифма по основанию два от чисел, представленных параллельным двоичным потенциальным кодом , и может быть использовано в ци ровых системах обработки геофизичес ких, например сейсмических, данных. Известно цифровое устройство ,дл  вычислени  логарифма, содержащее ре гистры, логические блоки, ПЗУ констант , сумматор С17. Недостатком известного устройст ва  вл етс  сложность технической реализации и высока  стоимость иззд использовани  ПЗУ. Наиболее близким по технической сущности к предлагаемому  вл етс  устройство дл  вычислени  логарифма , содержащее блок управлени , бло сдвига, параллельный сумматор, логические схекы И, ИЛИ, НЕ, шифратор и дешифратор 23. К недостаткам известного устройс ва относ тс Е невысок точность ло1;арифмировани  (максимальные относи тельна  и абсолютна  погрешности ра ны 0,6 и 0,036%), иа-эа этого устройство оперирует только с шестираз р дными двоичными числами. . Цель изобретени  - повышение точности логарифмировани ., Поставленна  цель достигаетс  тем, что в устройство дл  вычислени  логарифма, содержащее блок вьвделе- н.И  старшего разр да, шифратор, блок сдвига, сумматор, первый элемент И и пepвfый элемент НЕ, причем вход устройства соединен с входом блока выделени  старшего разр да и информационным входом блока сдвига, управ л ющий вход котсч ого соединен с выходом блока выделени  старшего разр  да и входом шифратора, з-й выход (i 1,2,...,7) блока сдвига соединен с первым входом i-ro разр да сумматора, выходаа шифратора и сумматора  вл ютс  выходами устройства дополнительно введены первый и второй элементы И-НЕ, второй элемент И,.второй, третий и четвертый элементы НЕ, элемент И с инверсным входом , группа элемента И и группа элементов И с инверсным входом, причем выход первого разр да блока сдви га соединен с первым входе первого элемента , первым входом второго элемента И, инверсным входом элемента И с инверсным входом, и чет рез первый элемент НЕ с, первым входом второго элемента И-НЕ, второй вход которого соединен с выходом вто рого разр да блока сдвиг-а Hjifpea второй элемент НЕ с вторьам входом первого элемента И-НЕг третий вход которого соединен через третий элемент НЕ с выходсам третьего разр да .блока сдвига и третьим входом второго элемента И-НЕ, выход которого соединен с первым входом первого элемента И, второй вход которого соединен с выходом первого элемента И-НЕ, выход первого элемента И соединен с вторым входом второго элемента И, пр мым входом элемента И с инверсным входом и через четвертый элемент НЕ с вторыми входами четвертого, шестого и седьмого разр дов сумматора, выход элемента И с инверсным входом соединен с первыми входами элементов И группы, выход второго элемента И соединен с пр №лми входами элементов и с инверсными входами группы, выход j-ro разр да блока сдвига, j 2,3,4,5, соединен с инверсным входом (j-l)-ro элемента И с инверсньлм входом, группы и вторым входом (j-l)-ro элемента И группы, выход которого соединен с вторым входом (j+2)-ro разр да сумматора и выходом (j-l)-ro элемента И с инверсным входом группы, вторые входы первого, второго и третьего разр дов сумматора;Соединены с входом нулевого потенциала устройства .Предлагаема  конструкци  устройства обеспечивает более высокую точность логарифмировани , так как поправка вычисл етс  арифметически, с большой точностью, достигающей ев ти-дес ти двоичных разр дов (а у прототипа - восьми разр дов). Определение поправки производитс  арифметически с помс дью матриц сдвига , пр мой - если мантисса X нормализованного числа меньше 11/16, инверсной, если больше 13/16 или логически, в виде константы Л v. у-11 EOOOlOll), если Jf L X -77-. , в пер V-16 1 76 То I ых двух случа х поправка равна 2У--Т и 2-2 -Zx соответственно. Г. 4 На чертеже приведена структурна  хема устройства. В устройство вход т блок 1 выдеени  старшего разр да, блок 2 сдвига , шифратор 3, сумматор 4, элементьа И 5,:. элементы Ибо иНверсным ВХОДОМ, элементы И-НЕ 7 г элементы НЕ 8f :рруппа 9 элементов И с инверсньпл входом и группа 10 элементов И. Работа устройства основана на оотношени х; Iog2 г N-UIog CI- t),(1) где t 2: ;j-j-, (o.) Iog2 (l+t) 5it+At ,

Claims (1)

1. УСТРОЙСТВО ДЛЯ ВЫЧИСЛЕНИЯ* ЛОГАРИФМА, содержащее блок выделения старшего разряда, шифратор, блок сдвига, сумматор, первый элемент

   И и первый элемент НЕ, причем вход устройства соединен с входом блока выделения старшего разряда и информационным входом блока сдвига, управляющий вход которого соединен с выходом блока выделения старшего разряда и входом шифратора, а-й выход (i = 1,2,...,7) блока сдвига ) соединен с первым входом i-ro разряда сумматора, выхода шифратора и сумматора являются выходами устройства, отличающееся тем, что, с целью повышения точности, в него введены первый и второй элементы И-НЕ, второй элемент И, второй, третий и четвертый элементы НЕ, элемент И с инверсным входам, группа элементов И и группа элементов И с инверсным входом,.причем выход первого разряда блока сдвига соединен С первым ВХОДОМ ПерВОГО ЭЛвМвНТа

   И-НЕ, первым входом второго элемента И, инверсным входом элемента И с инверсным входом и через первый элемент НЕ с первым входом второго элемента И-НЕ, второй вход которого соединен с выходом второго разряда блока сдвига и через второй элемент НЕ с вторым входом первого элемента И-НЕ, третий вход которого соединен через третий элемент НЕ с выходом третьего разряда блока сдвига и третьим входом второго элемента И-НЕ, выход которого соединен с первым входом первого элемента И, второй вход которого соединен с выходам первого элемента И-НЕ, выход первого элемента И соединен с вторым, входом второго элемента И, прямым входом элемента И с инверсным входом и через четвертый элемент НЕ с вторыми входами четвертого, шестого и седьмого разрядов сумматора, выход элемента И с инверсный входом соединен с первыми входами элементов И группы, выход второго элемента. И соединен с прямыми входами элементов И с инверсными входами группы, выход j-ro разряда блока сдвига, j = 2,3,4 5, соединен с инверсным входом (j-1)-ro элемента И с инверсным входом', группы и вторым входом (j-1)-ro элемента И группы, выход которого соединен с вторы* входом (j+2J-ro \ разряда’сумматора и выходом (j-1)-ro элемента И с инверсны*’входом груп- пы, вторые входы первого, второго и третьего разрядов сумматора соединены с входом нулевого потенциала устройства.