Изобретение относитс к технике многоканальной св зи и может использоватьс дл приема сигналов контрол о состо нии радиорелейных станций, работающих на пригщипе временного разделени каналор с модул цией параметров импульсов аналоговым сигналом.
Известно устройство дл приема сигналов контрси , содержащее поеледова тель .но соединенные первый элемент И, вход которого вл етс входом устройства, расширитель импульсов и регистр сдвига, пр мой вь1Ход Первого разр да которого соединен с входом распределител приема , выходы которого подключены через дешифратор к приемнику, а инвертированный выход второго разр да и пр мые выходы остальных разр дов соединены с входами второго элемента И, делитель импульсов, тактовый вход которого срединен с тактовым входом регистра сдвига и с вторым входом первого элемента И til Однако известное устройство имеет низкую помехозащищенность приема. Цель изобретени - повьпиение помехезащищенности приема. Дл достижени поставленной цели в устройство дла приема сигналов контрол , содержащее последовательно соединенные первый элемент И, вход которого вл етс входом устройства, расширитель импульсов и регистр сдвига, пр мой выход первого разр да которого соединен с входом распределител приема, выходы которого подключены через дешифратор к приемнику , а инвертированный выход БТОрЬго разр да и пр мые выходы остальных ; разр дов соединены с входами второго элемента И, усилитель импульсов, тактовый вход которого соединен с тактовым входом регистра сдвига и с вторым входомпервого элемента И, введены блок поразр дного сравнени , два D -триггера, элемент задержки, дифференциккща цепочка , инвертор, третий, четвертый, п тый , шестой и седьмой элементы И,при атом первый и второй входы блока поразр дного сравнени соединены соответственно с пр мым выходом первого разр да сдвига и с выходом последнего разр да распределител npieMa, л выход блока поразр дного сравнени соединен с первым входом шестого элемента И, выход которого через инвертор подключен к первому входу второго D -триггера, йричем выход Второго элемента И соединен с первыми входами третьего и четвертого ( элементов И, выход и второй вход которого соединены соответственно с вторььмй входами первого и второго D -триггеров и с объединенными входом элемента задержки и выходом делител импульсов, второй вход которого через дифференциру5 юшую цепочку соединен с выходом третьего элемента И, второй вход которого соединен с первым выходом второго D триггера , второй выход и тактовый вход которого соединены соответственно с первым входом седьмого элемента И и с тактовым входом nepBoix D -триггера и выходом элемента задержки, а второй вход и первый и второй выходы перво-го D -триггера соединены соответственно
15 с выходом последнего разр да регистра сдвига, с вторыми входами п того и шестого элементов И и с вторым входом седмого элемента И, выход которого соединен е управл ющим входом дешифратора.
ставе импульсов служебного канала сигналов контрйп , которые следуют через П тактов и состо т из стартовой посылки (отсутствие импульса) и г тактов , инфсфмационных, 0 которых передаетс отсутствием импульса служебного канала, а 1 - наличием импульса служебного канала. 20 выход п того элемента И соединен с тактовым входом распределител приема, а первый вход соединен с вторым входом первого элемента И и вл етс другим входом устройства. 25 На чертеже представлена структурна схема предлагаемого устройства. Устройство дл приема сигналов контрол содержит первый элемент И 1, расширитель 2 импульсов, регистр 3 сдвига. зо второй и третий, элементы И 4 и 5 соответственно , дифференцирующую Цепоч1су 6, делитель ,7 имцульсов, четвертый элемент И 8, элемент 9 задержки, п тый элемент И 10, распределитель 11 приема, блок 12 поразр дного сравнени , шестой элемент И 13, инвертор 14, первый и второй J5 -триггеры 15 и 16 соответственно, седьмой элемент И 17, дешифратор 18 и приемник 19. Устройство работает следуклдим образом . Работа устройства приема сигналов контрол рассматриваетс на примере ио-, . Яолъзовани его в радиорелейной 24-ка{кшьной станций с фазоимпульсной модул цией в двух случа х: при отсутствии сигналов контрол в составе импульсов служебного кйна а, т, е. когда импульсы служебного канала следуют непрерывно (исходное состо ние), и при наличии в соПоложительные импульсы всех каналов подаютс На первый первого элемё та И 1, на второй вход которого подаютс импульсы подставки служебного канала Первый элемент И .1 обеспечивает выде ,пение из последовательности всех импуль сов, только импульсов служебного канала дли тельное ИзЮ 0,5-О,6 мкс, которые поступают на взсбд расширител 2, обеспечивающего увеличение длитвдьности импульсов до 6-7 МКС дн того, ЧТО&1 он своим задним фронтбМ перекривал импуль подставки. Выход расигарите 2 подключен к входу регистра 3 сдвига, состо .щего из г-+2 разр дов, на второй вход которого подаютс тактовые импульсы, При отсутствии сигналов контроп в составе импульсов служебного канапа по всем разр дам {эегистра 3 сдвига будет посто нно подвигатьс 1. Так как к входам второго элет 1ента И 4 подключен инвертированный выход второго разр да регистра 3 сдвига и пр мые выхох1ы остальных г разр дов, то на первом входе второго элемента И 4 будет посто нно логический О, а на остальных входах 1. Вследствие этого на его выходе будет посто нно логический У1Ю вень О, Ввиду того,iчто Jaыxoд BTopwe элемента И 4 пошслючён к первым входам третьего элемента И 5 и четвертого элемента И 8, то и на их выходах не зависимо от уровн сигнала на остальных входах будет посто нно логический уровень О который с выхода четвертого элемента И 8 подаетс на J5-входы обои и-триггеров. 15 и 16. Так как на выходе третьего элемента И 5 будёт посто н но логический уровень О, т.е. будут отсутствовать перепады напр жени , то дифферешщруюша цепочка 6 не будет формировать импульсов, которые должны подаватьс на вход установки в О дели Тел 7 импульсов, и делитель 7 импульсов будет производить деление импульсов подставки на п поступак шсх на его второй вход, с произвольной фазой. Импулы л подставки в рассматриваемой радиорелейной станции следуют с частотой 8 кГц, поэтому на выходе де . лител 7 импульсов будут по вл тьс им тсу ьсы с частотой 8/п кГц, которые через элемент 9 задержки устанавливают D-триггеры 15 и 16 в состо ние О , так как на их В-входах присутствовал логический уровень О. Логический уровень О с пр мого выхода первого D триггера 15 подаетс на первый вход п 10 14 ого элемента И 10 и не пропускает на го выход .тактовые импульсы подставки, следствие чего запись информации в расределитель 11 приема, поступающей с ыхода первого разр да регистра 3 двига, производитьс не будет. Этот же огический уровень О с прдалого выхо да первого D -триггера 15, поступа на первый вход шестого элемента И 13, эа крывает прохождение инфср ации с бпсжа 12 пора дного сравнени на его выход. Логический уровень с инвертированного выхода первого В -триггера 15 н логический уровень О с пр мого Ш1 хода второго D-триггера 16, п хзтупа на входы седьмого элемента И 17, сформулируют на его выходе логичес1шй уровень О, кото{а 1й поступит на вход гашени дешифpatqpa 18 и этим отключит его выход от приемника сообщени . Теперь рассмотрим работу усгройстьд приема при поступлении йа его вход сигналов контрол , следующих в составе импульсов служебного канала с частотой 8/п кГц и состо щий из стартовой посылки (отсутствие ймпульса канала) и г информационных посылок, О или I которых передаетс отсутстзтем ипи напичием импульса канапа. Первый элемент И 1 и расширитель 2 работают так же, как екшо описано в первом случае. Импульсы служебного канала, пройд через эти элементы на вход регистра 3 сдвига, будут продвигатьс по нему с помощью импульсов подставки, и первое же отсутствие импульса (стартова посылка) запишет В регистр 3 сдвига О, Как только этот О попадет во второй разр д регистра 3 сдвига, то на выходе второго элемента И 4 по витс логический ypoiaeHb/1, так как к первому его входу подключен инвертированный выход второго разр да регистра 3 сдвига , а к остальным г входам - пр мые выходы остальных , а они были в состо нии до прихода ста|ргрвого сигнала, т.е. произойдет выделение стартовой посылки. На логические уровни О а составе г. ннфсрмшионных посылок второго элемента И 4 реагировать не %дег, так как стартова нулева посылка , подвига сь далее по г разр дам регистра 3 сдвига, будет последовательно подавать логический уровень О на остальные г входы второго элемента И 4. Вьшелившийс положительный стартовый импульс подаетс с выхода второго элемента И 4 на первый вход четвертого элемента И 8 в на первый вход тре510 гьего элемента И 5. Третий элемент И 5 открыт, так как на его Ьторой вход подаетс логический уровень I с инвертированного выхода второго В -триг гера 16 который находилс в этом со- сто нии до прихода сигналов контрстга, п зп1му стартовый импульс проходит на вход дифференцирующей цепочки 6, где из его заднего фронта формируетс короткий импульс. Этот импульс, перепада на вход установки в О делител 7 им .пульсов, устанавливает.все его разр ды в состо5тие О, т.е. фазирует его работу таким образом, что импуль на его выходе по витчг только через п тактов одновременно с выделенной стартовой посылкой следующего сигнала. Еели делитель 7 находитс не в фазе с при шедшим стартовым импульсом, то на выходе четвертого элемента И 8 будет погический уровень О и работа остальной части устройства будет происходить как было описано выше, т.е. первый пришедший сигнал контрол только лишь фазирует делитель 7 импульсов. После выделени второго стартового сигнала через п тактов на входах четвертого элемента И 8 noHBKncH одновременно импульс выделенного сигнала и 1 мпульс с выхода уже сфазированного делител 7. На врем их совпадени на выходе четвертого элемента И 8 по витс логический уровень . который поступает на D-входы обоих D-триггеров 15 и 16,-на тактовы входы которых, пройд элемент 9 задерж «и поступает импульс с выхода делител 7. Этот импульс своим передним фронтом переводит D-триггеры 15 и 16 в состо ние 1, Элемент 9 задержки производи т. задержку фронта импульса с выхода делител 7 на 0,1-0,2 мкс дл обеспечени записи логической 1 с выхода четвертого элемента И 8 в D -триг геры 15 и 16, Логический уровень . с выхода первого D -триггера 15 поступает на первые входы п того элемента И 10 и шестого элемента И 13, в результате чего импульсы подставки проход т через п тый элемент И 10, поступают на тактовый вход распределител 11 приема, состо щего из разр дов, и производ т запись в него информационного сиг нала контрол , котор 1й подаетс с выхода первого разр да. 3 сдвига. Запись сигнал начнетс именно с первого информационного разр да, так как п тый элемент И Ю открываетс в мсыент выделени стартового сигнапа, который га Ш€п етс тогда, когДа стартова посыл 01 ка находитс во втором разр де рег истра 3 сдвига 4, а в первом его разр де находитс перва информационна посылка сигнала контрол . Таким образом, сигнал контрол будет записыватьс одновременно в регистр 3 сдвига и в распределитель 11 приема. При этом на входы блока 12 поразр дного сравнени подаютс сигналы с выхода первого разр да регистра 3 сдвига и с выхода последнего разр да распределител 11 приема. В блоке 12 поразр дного сравнени происходит поразр дное сравнение пришедшего сигнала с сигналом, хранинившимс в распределителе приема. Блок поразр дного сравне1ш работает таким образом, что на его выходе будет логический уровень О при совпадении сигналов и логический уровень при их несовпадении. При несовпаде ши сигналов логический уровень пройд шестой элемент И 13, инвертируетс инвертором 14 в логический уровень О, попадает на вход установки в О второго 5 -триггера 16 и переводит его в О . Логический уровень О с пр мого выхода второго D -триггера 16 через седьмой элемент И 17 попадает на вход гашени дешифратора 18, чем отключает его выходы от приемника 19. Несовпадение пришедшего и записанного в распределитель 11 приема сигналов может быть в следующих случа х: в начальный момент времени (так как до прихода сигналов контрол разр ды распределител 11 приема могут находитьс в произвольном состо нии , которое установилось в момент включени ) или если произошла ошибка вследствие воздействи помехи в пришедшем сигнале, или если сменилс сигнал контрои . Как только стартовый импульс (логический уровень О) дойдет до последнего разр да регистра 3 сдвига и одновременно запишетс весь сигнал из символов в распределитель 11 приема, этот логический уровень О, попада с выхода последнего разр да регистра 3 сдвига на вход установки в О первого Ё -триггера 15, переведет его в состо ние О. Логический урхзвень О с пр мого выхода первого) -триггера 15, попада на вход п того элемента И 10, закроет прохождение через него импульсов подставки на тактовый вход распределител приема. Таким образом, в распределитель 11 приема будет записан сигнал к(жтроп и оставлен в нем до прихода следующего сигнала. Далее этот сигнал через дешифратор 18 подаетс к пртем