SU1014001A1 - Устройство дл приема информации - Google Patents

Abstract

1. УСТЮЙСТВО ДЛЯ ПРИЕМА ИН .ФОРМАЦИИ, содержащее датчики сигналов, выходы которых подключены к информавдонньш входам коммутатора, выход которого подклю -. чен к первому входу аналого-цифрового пре . образовател , программно-временной блок, первые выходы которого соединены с управлйю1ЦИМИ входами коммутатора, задатчик сигналов, отличающеес  тем, что, с целью повышени информативности устройства, в него введены делитель, умножитель, выштатель, компаратор, регистры и информационное табло , первые выходы задатчика сигналов подключены к первым свответствующим входам программно-временного блока и блока пам ти, второй и третий выходы соответственно к второму и третьему входам блока пам ти, к четвертым входам которого подключены соответственно третьи выходы программно-времениого блока, четвертый, п тый, шестой и седьмой выходы которого соединены соответственно) с первым, вторым, третьим и четвертым входами компаратора, выход аналого-цифрового преобразовател  подключен к первым входам делител  и п тым входам компаратора и блока пам ти, первые выходы которого соединены соответственно с шестыми входами компаратора , первый, второй и третий выходы котороto соединены соответственно с первым, вторым , и третьим входами первого регистра, вторью и третьи выходы блока пам ти соединень соотts Т2;Ш1Г А: /11-« I &НБЛЯч:11:ЖА ветственно с вторыми входами делител  и пер|Выми входами первого умножител , выходы которого подключены соответстпенио к первым входам второго регистра, выходы первого и второго регистров подключены соответственно к входам информационного табло, выходь целител  через первые входы последовательно соединенных второго умножител  и вычитател  соединены с вторыми входами первого умножител , шестой, седьмой, восьмой, дев тый и дес тььй выходы программно-временного блока соединены соответственно с третьим входом делител , вторым входом второго умножител , вторым входом вычитател  и четвертым входом первого регистра , третьим входом первого умножител , вторым входом второго регистра. . 2. Устройство по п. 1,отличающее с   тем, что компаратор содержит элемент сравнени , элементы задержки, элемент И, элемент ИЛИ, блок элементов ИЛИ, регистры, триггеры, первый и второй, выходы элемента сравнени  подключены соответственно к первым входам первого и второго триггеров, выходы которых соединены с первым и вто- рым входами элемента И, выходы первого и второго элементов задержки подключеныj 4 ; соответственно к вторым входам первого иi О О. второго триггеров, выходы первого и второго , регистров подключены соответственно к первым и вторым входам блока элементов ИЛИ, выхода которого соединены, с первыми входа- i ми элемента сравнени , к второму входу которого подключен выход элемента И, первый и второй входа которого  вл ютс  третьим и четвертым входами компаратора, третьи входы злемента сравнени  соединень с п тымивходами компаратора, первый, второй и третий выходы которого  вл ютс  соответственно выходами триггеров и элемента И, первые входы , регистров  вл ютс  шестыми входами компараторг. третий вход компаратора соеди

Description

нен с входом первого элемента задержки и вторым входом первого регистра, вход второго элемента зал1|ржки и второй вход второго регистра  вл ютс  четвертым входом компаратора , первый и второй входы которого соединены соответственно с третьими входами первого и второго триггеров и третьим входом второго регистра.

1

Изобретение относитс  к цифровой измерительной технике, к измерению давлени  и силы с помощью струнных датчиков с частотным выходом.

Известно измерительное устройство дл  дифференциальных частотных датчиков, обеспечи-. вающее цифровое измерение разности частот дифференциальных датчиков 1 .

Однако указанное устройство не может обеспечивать пр мой цифровой отсчет непосредственно измер емой датчиком величины (давлени , силы) при использовании струнных датчиков. Это об7, си етс  нелинейной зависимостью выходной частоты струнного датчика от измер емой величины.

Наиболее близким к изобретению по технической сущности  вл етс  измерительное информационное устройство дл  приема информации , содержащее датчики сигналов, выходы которых через нормализатор подключены к информационным входам коммутатора, выход которого подключен к первому входу аналого-цифрового преобразовател , программно-вре менной блок, первые выходы которого соеди:йены с управл ющими входами коммутатора, вычислительный блок, запоминающий блок, блок обработки сигналов, задатчик сигналов (блок сигнализаторов), блок коррекции, элементы И и второй коммутатор 2.

Извесшое устройство не позвол ет осуществл 1ь оперативное изменение величин заданных крайних значений, так как дл  зтого необходимо осуществл ть перестройку порога срабатывани  дополнительны.х датчиков. Кроме того, устройство не позвол ет осуществить измерение величины отклонени  от заданных крайних значений.

Цель изобретени  - повышение информативности устройства.

Поставленна  цель достигаетс  тем, что в .устройство дл  приема информации, содержащее датчики, сигналов, выходы которого под. ключены к информационным входам коммутатора , выход которого подключен к первому входу аналого-цифрового преобразовател , прораммно-временной блок, первые выходы RDTOрого соединены с управл ющими входами

коммутатора, задатчик сигналов, введены делитель , умножители, вычитатель, компаратор, регистры и информационное табло, первые выходы задатчика сигналов подключены к первым

соответствующим входам программно-временного блока иблока пам ти, в юрой и третий выходы соответственно к второму и третьему входам блока пам ти, к четвертым входам которого подключены соответственно третьи

выходьр программно-временного блока, четвертый , п тый, щестой и седьмой выходы которого соединены соответственно с первым, вторым, третьим и четвертым входами компаратора, выход аналого-цифрового преобразовател  подключей к первым входам делител  и п тым входам компаратора и блока пам ти, первые выходы которого соединены соответственно с щестыми входами компаратора, первый, второй и третий выходы которого соединены

соответственно с первым, вторым и третьим . входами первого регистра, вторые и третьи выходы блока пам ти соединены соответствен но с вторыми входами делител  и первыми входами первого умножител , выходы которо-

го подключены соответственно к первым входам второго регистра, выходы первого и второго регистров подключены соответственно к входам информационного табло, выходы делител  через йервые входы последовательно соединенных второго умножител  и вычитател  соединены с вторыми входами первого умножител  шестой, седьмой, восьмой, дев тый и дес тый выходы программно-временного блока соединены соответственно с третьим входом делител , вторым входом второго умножител , вторым входом вычитател  и четвертым входом первого регистра, третьим входом первого умножители, вторым входом второго регистра.

Кроме того, компаратор содержит элемент сравнени , .элементы задержки, элемент И, элемент ИЛИ, блок элементов ИЛИ, регистры, триггеры, первый и второй выходы элемента сравнени  подключены соответственно к первым входам первого и второго триггеров, выходы которых соединены с первым и вторым входами элемента И, выходы первого и второго элементов задержки подключены соответственно к вторым входам первого и второго триггеров, выходы первого и второго регистров подключены соответственно к первым и вторым входам блока элементов ИЛИ, выходаг которого соединены с первыми входами элемента сравнени , к второму входу которого подключен выход элемента И, первый и второй входы которого  вл ютс  третьим и четвертым входами компаратора, третьи входы элемента сравнени  соединены с п тыми входами компаратора , первый; второй и третий выходы которого  вл ютс  соответственно выходами трнг геров и элемента И, первые входы регистров  вл ютс  шестыми входами компаратора, третий вход компаратора соединен с входом первого элемента задержки к вторым входом первого регистра, вход второго элемента задержки и второй вход второго регистра  вл -, ютс  четвертым входом компаратора, первый и второй входы которого соединены соот-. ветственно с третьими входами первого и второго триггеров и третьим входом второго ре- гнстра.

На фиг. 1 показана функциональна  схема редлагаемого устройства; на фиг. 2 - алгоритм его работы; на фиг. 3 - схема компаратора; на фиг. 4 - алгоритм его работы.

Устройство содержит датдаки I сигналов, коммутатор 2, блок 3 пам ти, программно-Временной блок 4, аналого-цифровой преобразователь 5. Регистры 6 и 7 и информационное табло 8 составл ют контрольно-индикаторный блок. Делитель 9, второй умножитель 10, вы;штатель И, первый умножитель 12 и компаратор 13 составл ют вычислительный блок, который обеспечивает пересчет периода выходных колебаний датчиков в единицы измер емых величин.

Обмен информацией между блоками 3, 5 и 9 осуществл етс  по интерфейсу 14 управление коммутатором с выходом блока 4 обеспёчнваетс  по шинамв15.

Выдача кодов крайних значений периодов датчиков в компаратор 13 из блока 3 осуществл етс  по интерфейсу 16, а выдача начальных значений периода в делитель 9 - по интерфейсу 17. Выдача значений посто нных коэффициентов из блока 3 в умно оггель 12 осуществл етс  по интерфейсу 18.

Передача кодов измер емых величий из ; вычислительного блока в регистры 6 и 7 обеспечиваетс  по ншнам 19, передача информации о превышении крайних значений с выходов компаратора на регистр 6 обеспечиваетс  сигналами К1, К2, КЗ..

Последовательность обработки информа1ЩИ в вычислительном блоке задаетс  синхроимпульсами С1-С6 с выходов блока 4, запись результатов обработки информации в .регистры 6 и 7 обеспечиваетс  по синхроимпульоЗГм С5 и С7.

Блок 4 обеспечивает последовательное формирование сигналов I, 2, . . .К дл  поочередного подключени  выводов датчиков через коммутатор к входу преобразовател  5, формирование

сигнала запуска щ еобразовател  5, а также формирование сигналов по программе дл  управлени  работой других блоков устройства и хранение и последовательную выда чу на вход блока 3 адресов  чеек пам ти, подлежащих выборке в каждый момент времени. Задатчик 20 сигналов обеспечивает выбор режима работы блока 3, а также запись начальных значений периодов и поправочных коэффициентов в  чейки блока 3.

Св зь задатчика 20 с блоками 3 и 4 осуществл етс  по интерфейсу 21. В блок 3 записываетс  перед началом работы значени  перио- . дов датчиков Т Т} соответствующие граничным значенн м измер емого параметра,

3 также начальное значение периода Т,, нор- , и поправочные коэффициенты

(:г-г ; -j ) соответственно с выходов, задатчнка 20 или только с задатчнкг 20. Компаратор содержит регистры 22 и 23 граничных значений периода, блек 24 элементов ИЛИ, шины 25 св зи выходов блока 24 с входами элемента 26 сравнени , элемент ИЛИ 27, элементы 28 и 29 задержки, триггеры 30 и 31 и элемент И 32.

После записи в блок 3 величин Т , Т

и

Т.. ,-- и -р- на блок 3 подаетс  сигнал К,р K/j

Выборка с выхода задатчика 20.

Устройство обеспечивает поочередное цифровое измерение величин Xi, Хл, ... X j и индикацию как измер емых величин, так и превыщени  этими величинами граничных значений .

Выходна  частота каждого из датчиков 1 св зана с силой нат жени  струны соответствующего датчика зависимостью

-о/

(Ь)

1 + KF

ВЫХ

где F - сипа нат женн  струны; 5 К - конструкционный коэффициент; f - начальное значение частоты (при

П.гм 0).

При измерении давлени  нат жение струны

осуществл етс  с помощью герметичного сильSO j фона.....

Зависимость выходной частоты Fgj|,y т: .Йз мер емого давлени  в ,зтом случае имеет вид имеет вид

)

fp-/ 1 t K-S-P

BbiX

где S - площадь поперечного сечени  снльфона; Р - измер емое давление. Очевидно, что зависимость выходной частоты от измер емой силы или давлени  нелинейна . Линейна  зависимость наблюдаетс  между измер емой величиной и квадратом выходной частоты J п А. к с. - ь лр1о ( imf . viHHyc ДЛЯ датчика Знак .viHHyc дл  датчика с понижением частоты при увеличении Р и F. Совремегшые цифровые измерители более оперативно обеспечивают измерение периода, поэтому можно представить выражени  (3 и 4 относительно периодов 1„, и Т . -.1 гл:1о 1. . VfebiJJi :-. ЧС U,,Jj, (6) где Т-, Т„ - соответственно начальный о ttb . ( при Р и F 0) и текущий периоды колебаний на выходе датчика. Таким образом, при обработке сигналов в вычислительном блоке с выхода преобразов тел  5 в соответствии с алгоритмом (фиг. 2) и выражени ми (5 и 6) обеспечиваетс  пр мой отсчет измер емой вели1шны по табло 8. Устройство работает следующим образом. По одной из щин 15 с выхода 4 подаетс  сигнал подключени  соответствующего датчика через коммутатор 2. Через врем  переключени  коммутатора 2 подаетс  сигнал запуска преобразовател  5 с выхода блока 4. По окон чании измерени  результат подаетс  по интерфейсу 14 на выходы делител  9 и компаратора 13. Коммутатор 2 может быть переключен ( с данного момента времени) в другое состо  ние дл  подготовки к измер,ению периода колебаний на выходе следующего датчика. К этому времени на регистры 22 и 23 (фиг. 3) компаратора 13 загшсаны коды, соответствующие нижнему и верхнему граничным значени м периода колебаний подключенного к цифровому измерителю периода датчика. Коды записываютс  в регистры 22 и 23 по синхроимпульсам Cj и По cifflxpoHM пульсу СЗ разрещаетс  продвижение кода Т , записанного в регистре 22 через блок 24 .«, на вход элемента 26. По синхроимпульсу СЗ, подаваемому на управл ющий вход элемента 26 через элемент 27 осуществл етс  срав некие кода 1 с кодом подаваемым на входы А элемента 26 с выхода измерител  периода по интерфейсу 17. В случае. осуществл етс  установка в единиче состо ние триггера 30 по синхроимпульсу З, задержанному элементом 28 на врем  равнени  кодов в элементе 26. По синхроимпульсу С4 разрещаетс  продвиение йода Т с выходов регистра 23 через лок 24 на выходы элемента 26. По инхроимпульсу С, подаваемому на управл щий вход элемента 27 через элемент 26 , осуествл етс  сравнение кода Т с кодом Тц5м ействующим на входах элемента 26. В случае Т, осуществл етс  установка единичное состо ние триггера 31 по синхроимпульсу С4, задержанному элементом 29 а врем  сравнени  кодов Т и Т в элементе 26. Таким образом, после действи  синхроимпульса С4 на единичных выходах триггеров 30 и 31 могут быть следующие комбинации: 00- значение параметра в заданных пределах; 01или 10 - значение параметра выше или ниже соответстве1шо верхнего или нижнего граничного значени ; 11 - неисправность. Результат цифрового сравнени  выдаетс  в виде сигналов К1-КЗ на входы Д1-ДЗ регистра 6 и записываетс  в регистр по синхроимпульсу С5.. Значение кода , подаваемое по интерфейсу 17 на одни входы делител  9, делитс  по синхроимпульсу СЗ на значение кода Т, подаваемого на другие входы делител  9 по интерфейсу 17 с выхода блока 3 пам ти. Результат делени  подаетс  на ул;ножитель 10, где возводитс  в квадрат по синхроимпульсу С4, а затем результат подаетс  на входы вычитател  11 Дл  вычитани  разности 1 (тУТвы11).. Результат вычислени  подаетс  с вычитател  11 на одни входы умножител  12. На другие входы умножител  12 к этому времени подаетс  по интерфейсу 18 с выходов блока 3 посто нный коэффициент 1 К., S или1|1С(в зависимости от типа датчика). По синхроимпульсу С6 осуществл етс  вычисление значени  измер емого давлени  Р или силы Г с последующей вьщачей результата измерени  по интерфейсу 21 на информационные входы регистра 7 и записью в регистр по синхроимпульсу С7. Таким образом, после действи  синхроимпульса С7 на табло 8 высвечиваетс  как значение измер емого параметра, так и превышение этим значением заданных границ. Запуек цифрового измерител  периода дл  измерени  выходного параметра следующего датчика может быть осуществлен с. момента вьщачи синхроимпульса СЗ, а с м омента фор - . мировани  синхроимпульса С1 следующей пач710 ки обеспечена обработка и индикаци  информ ции по приведенному алгоритму. Дл  каждого измер емого параметра ХГ, Xj , . . . X V. в блок 3 пам ти могут быть занесены и йспользо&аны при вычислении свои значени  величин ) 1 fk что расшир ет возможности устройства. Выборка адресов необходимых значений указанных величин дл  каждого датчика обеспе чиваетс  с блока 4. Работа блока 4 при записи начальных условий с клавиатуры по сн етс  алгоритмом фиг. 4, который  вл етс  дополнением алгоритма фиг. 2. Реализаци  блока 4 осуществл етс  известными методами. При необходимости одновреме ной индикации Нескольких параметров Xj, Хг, . . . Хц необходимо в контрольно-индака торном блоке использовать необходамое количество регистров 6 и 7 с организацией их работы известными методами. Граничные значени  Т н Тц могут быть оперативно изменены путем занесени  их в блок 3 пам ти с задатчика 20, что расшир ет i возможности использовани  предлагаемого измерител . Предлагаемый цифровой измеритель можно использовать в составе автоматизированной измерительно-регулирующей системы абсолютных давле1Шй дн  настройки и проверки приборов давлени  в диапазоне 1-110 кПа. Параметры се1тйных датчиков позвол ют обеспечить погрешность измерени  давлени  и сипы не более 0,15% от верхней границы диапазонов. При использовании изобретени  обеспечиваетс  повышение произЪодительностн измерений в дес тки раз, улучшаютс  услови  труда, открываетс  возможность автоматизации трудоемких py4Hbtx операций. Возможно применение устройства i в системах многоточечного измерени  давлени  нли силы струнными датчиками, а также в виде самосто тельного многоканального цифрового измерительного црнбора.

ЛГ/

XI

.JfP-7-

UK

гй

-

/Iv

Ж/v

у V

15 1

/f

/

CfC2 C7

itl J

n

л f

J

TVV

0 21

Q

т

(

Записи

оыоорка

0

IS

/

(HatfMO

Запись вЛюк пам ти Уна1/еff uTo ,.Tf,rA

/

Переклю vcffue комму т аторл

3anutb ujfffpumejibHOiO

(««««MMi

Вычисление отношени  TofTiSf40Kf9

BbivumoMtfe р-ф2}в 5м1Г(

obrffopKO-KpaUHia nSfMoA из ffOfcitnaMjrmu

.

/11ндикаци  ( от-клонени  I V Злаке S

,( wf рез1мьтота l V измерени  I S&iione,fy

фиг.З

( )

Q o/3Mifj offaHue сигналее перекую veHtfA кон My/паmofxr

/

Формирование ,f navf(tf uftntMb coS

/

Вб/ёорла TfU3fjio/faJ и S

79 no Ci

f

BetSopKo Tf( из AfoкаЗ и Sbidavae интерфейс f9 noC2

вб/Sop/ta 1/3 S oKQ3 в uffmepipeuc 20 no

6

/

(,)иЗ SJIOKO J n 66/davtf f iiHmep f euc . ZInoCe

Омидамие

Фиг 4

Claims (2)

1. УСТРОЙСТВО ДЛЯ ПРИЕМА ИНФОРМАЦИИ, содержащее датчики сигналов, выходы которых подключены к информационным входам коммутатора, выход которого подклют. . чен к первому входу аналого-цифрового преобразователя, программно-временной блок, первые выходы которого соединены с управляющими входами коммутатора, задатчик сигналов, отличающееся тем, что, с целью повышения'информативности устройства, в него введены делитель, умножитель, вычитатель, компаратор, регистры и информационное табло, первые выходы задатчика сигналов подключены к первым свответствующим входам программно-временного блока н блока памяти, второй и третий выходы соответственно к второму и третьему входам блока памяти, к четвертым входам которого подключены соответственно третьи выходы программно-временного блока, четвертый, пятый, шестой и седьмой выходы которого соединены соответственно j с первым, вторым, третьем и четвертым входами компаратора, выход аналого-цифрового преобразователя подключен к первым входам делителя и пятым входам компаратора и блока памяти, первые выходы которого соединены соответственно с шестыми входами компаратора, первый, второй и третий выходы которого соединены соответственно с первым, вто- _ рым, и третьим входами первого регистра, вторые/ и третьи выходы блока памяти соединены соот ветственно с вторыми входами делителя и первыми входами первого умножителя, выходы | которого подключены соответстпенио к первым входам второго регистра, выходы первого и второго регистров подключены соответственно к входам информационного табло, выходы целителя через первые входы последовательно соединенных второго умножителя и вычитателя соединены с вторыми входами первого умножителя, шестой, седьмой, восьмой, девятый и десятый выходы программно-временного блока соединены соответственно с третьим входом делителя, вторым входом второго умножителя, вторым входом вычитателя и четвертым входом первого регйстра, третьим входом первого умножителя, вторым входом второго регистра.

2. Устройство по π. 1, о т л и ч а ю щ ее с я тем, что компаратор содержит элемент сравнения, элементы задержки, элемент И, элемент ИЛИ, блок элементов ИЛИ, регистры, триггеры, первый и второй, выходы элемента сравнения подключены соответственно к первым входам первого и второго триггеров, выходы которых соединены с первым и вторым входами элемента И, выходы первого и второго элементов задержки подключены ; соответственно к вторым входам первого и второго триггеров, выходы первого и второго . регистров подключены соответственно к первым и вторым входам блока элементов ИЛИ, выхода которого соединены, с первыми входами элемента сравнения, к второму входу которого подключен выход элемента И, первый и второй входы которого являются третьим и четвертым входами компаратора, третьи входы элемента сравнения соединены с пятыми’входами компаратора, первый, второй и третий выходы которого являются соответственно выходами триггеров и элемента И, первые входы, регистров являются шестыми входами компаратора, третий вход компаратора соеди иен с входом первого элемента задержки и вторым входом первого регистра, вход второго элемента задержки и второй вход второго регистра являются четвертым входом компара

1014001 , тора, первый и второй входы которого соеди· йены соответственно с третьими входами первого и второго триггеров и третьим входом второго регистра.