SU1010658A1 - Аналоговое запоминающее устройство - Google Patents

Abstract

АНАЛОГОВОЕ ЗАПОМИНАГОСЦЕЕ УСТРОЙСТВО, содержаилее первый усилитель , вход которого  вл етс  входом устройства,: выход первого усилител  соединен с первьв4 входом ключа, второй вход которого соединен с первым входом блока управлени  и с шиной управлени , первый накопительный элемент, выполненный на первом конденсаторе , перва  обкладка которого соединена с шинбй нулевого потенциала , второй усилитель, выход которого;  вл етс  выходом устройства, и шины опорного напр жени , отличающ-е е с   тем, что, с целью повышени  быстродействи  устройства, в него введены три компаратора, второй и третий накопительные элементы, выполненные Hk втором и третьемконденсаторах , и три кс 1мутатора, первые входы которых соединены с выходом ключа, выходы первого коммутатора соединены с входами первой группы второго коммутатора, входы второй группы которого соединены с шинами опорного напр жени , пер . вые обкладки второго и третьего конденсаторов соединены с шиной нулевого потенциала, выходы второго комг мутатора соединены с вторыми обкладками конденсаторов,. вход второго усилител  соединен с выходами треть (Л его коммутатора, входы группы которого соединены с вторыми обкладками конденсаторов, второй и третий входы блока управлени  соединены с выхоЧ дами компараторов, первые входы кото-2 рых соединены с входом первого уси- лител , а вторые входы компараторов соединены с шинами опорного напр жени  . J g эь СП эо fttr.

Description

Изобретение относитс  к автомати ке .и вычислительной технике и может быть использовано, например, в конт рольно-измерительных, вычислительных , .телевизионных и других системах дл  осуществлени  временной дискретизации аналоговых электрически сигналов. Известно аналоговое запоминающее устройство (АЗУ), содержащее ключи, запоминающий конденсатор, буферный повторитель на основе операционного усилител  В известном устройстве накопител ный конденсатор зар жаетс  от источ ника сигнала, что определ ет большое врем  выборки и малую точность устройства. Наиболее близким из известных по технической сущности  вл етс  аналоговое запоминающее устройство, содержащее входной усилитель, к выходу которого через зар дный ключ подключаетс  одна обкладка накопите ного конденсатора, к этой же обклад ке подключаетс  вход буферного усил тел , втора  обкладка конденсатора подключаетс  к шине нулевого потенциала СзЗ. Однако ив этом устройстве велико врем  выборки, что определ етс  малыми скорост ми нарастани  выходного сигнала при работе.входного усилител  на накопительную емкость. Цель изобретени  - повышение быс . родействи  аналогового запоминающег устройства.. Поставленна  цель достигаетс  тем, что в аналоговое запоминающее устройство, содержащее первый усили тель, вход которого  вл етс  входом устройства, выход первого усилител  соединен с первым входом ключа, вто рой вход которого соединен с первым входом блока управлени  и с шИной управлени , первый накопительный элемент, выполненный на первом конденсаторе , перва  обкладка которого соединена с шиной нулевого потенциа ла, второй усилитель, выход которог  вл етс  выходом устройства, и шины опорного напр жени , введены три компаратора, второй и третий накопительные элементы, выполненные на втором и третьем конденсаторах, и три коммутатора, первые входы которых соединены с выходом ключа, выходы первого коммутатора соединены с входами Первой группы второго коммутатора , входы второй группы которого соединены с шинами опорного нап р жени , первые обкладки второго и третьего конденсаторов соединены с шиной нулевого потенциала, выходы второго коммутатора соединены с вторыми обкладками конденсаторов, вход второго усилител  соединен с выходами третьего KONtMyTaTopa, входы группы которого соединены с вторыг-ш обкладками конденсаторов, второй и третий входы блока управлени  соединены с выходами компараторов, первые входы которых соединены с входом первого усилител , а вторые входы компараторов соединены с шинами опорного напр жени . На фиг. 1 изображена функциональна  схема предлагаемого устройства; на фиг. 2 - временна  диаграмма, по сн юща  работу устройства. Устройство, (фиг. 1) содержит усилители 1 и 2, ключ 3, коммутаторы 4-6, компараторы 7-9, блок 10 управлени , накопительные элементы, выполненные на конденсаторах 11-13, шину 14 управлени , шины 15-17 опорного напр жени  и шину 18 нулевого потенциала. Устройство работает следующим образом. Значени  опорных напр жений выбираютс  лежащими внутри динамического диапазона входных напр жений АЗУ. Напр жение входного сигнала посто нно сравниваетс  по амплитуде с опорными напр жени ми, вследствие чего в каждый момент времени на ; входе блока 10 управлени  будет ком-, бинаци  сигналов, поступающих с выходов компараторов 7-9, определ ема  амплитудой входного сигнала. Каждой комбинации выходных сигналов компараторов 7-9 соответствует совокупность импульсов на выходе блока 10 управлени , который переключает коммутаторы 4-6 так, что к выходу усилител  1 и входу усилител  2 подключаетс  один из конденсаторов 11-13, а именно конденсатор, зар женный до напр жени , которое совпадает по амплитуде с опорным напр жением сработавшего последним компаратора , одновременно коммутатор 5 отключает источник опорного напр жени  от выбранного конденсатора. Таким образом, дозар д одного изконденсаторов 11-13 до значени  входного напр жени  начинаетс  с напр жени  соответствующего источника опорного напр жени , близкого по величине к максимуму амплитуды входного сигнала. Пусть на вход АЗУ подаетс  пр моугольный импульс в полном Динамическом диапазоне входного сигнала от -Uej{ до +U,gj( (фиг. 2а) . В прототипе реакци  на входной сигнал такого вида будет,как показано на фиг. 26, где t - врем , в течение которого происходит нарастание выходного сигнала до конечного значени . Пусть значени  опорных напр жений на шинах 15-17 будут соответственно равны + , О , - . исходном состо нии, когда на вхое устройства присутствует уровень

напр жени  -Ug.K выходу усилител  Г через открытый в режиме выборки ключ 3 и к входу усилител  2 подключен конденсатор 13, зар женный до напр жени  -Ug (фиг. 2в). При скачкообразном изменении входного сигнал до напр жени  U g срабатывают компараторы 7-9 и блок 10 управлени , отключив от усилителей 1 и 2 конденсатор 13, подключит черед вреМ  t к сигнальной цепи конденсатор 11,

зар женный до напр жени  + -- ,

где trt врем , обусловленное задержками срабатывани  компараторов 7-9, блока 10 управлени  и коммутаторов 4-6 (фиг. 2в). В дальнейшем за врем  tj (фиг. 2в) конденсатор 1 дозар жаетс  до конечного значени  выходного напр жени . В рехиме Хранение сигнал, поступающий с . шины 14 на блок 10 управлени , запрещает переключение коммутаторов 4-6. При таком выборе напр жений опорных источников врем  нарастани  выходного сигнала уменьшаетс  примерно в 4 раза. Если выполнить усилители 1 и 2 иа базе операционных

У

I/

О

усилителей. 140УД6 со скоростью нарастани  сигнала 2 В/мкс, в качестве компараторов выбрать компараторы 521СА1 с временем задержки переключени  120 не, коммутаторы построить на К590КН-2 с временем включени  О,5 МКС и временем выключени  0,2 МКС, блок управлени  реализовать на микросхемах серии 130 (в частности, логическа  схема управлени  собрана на ИМС 130 серии и содержит 3 схемы К130ЛА1: и 5 схем К13СЛАЗ), прин ть динамический диапазон входных сигналов равным ±10 В, то дл  фиг. 26, в получим

t 10 МКС, tg 700 НС,

t -4- МКС. Врем  нарастани  выходного напр жени  до конечного значени  предлагаемого АЗУ меньше, чем у прототипа на величину (t2+tj)i 10 - 3,8 6,2 (мкс). При увеличении числа конденсаторов и источников опорного напр жени  врем  нарастани  выходного напр жени  (соответственно и врем  выборки) может быть еще более уменьшено.

Claims (1)

1. АНАЛОГОВОЕ ЗАПОМИНАЮЩЕЕ УСТРОЙСТВО, содержащее первый усилитель, вход которого является входом устройства,: выход первого усилителя соединен с первьвд входом ключа, второй вход которого соединен с первым входом блока управления и с шиной управления, первый накопительный элемент, выполненный на первом конденсаторе , первая обкладка которого соединена с шиной нулевого потенциала, второй усилитель, выход которого) является выходом устройства, и шины опорного напряжения, отличаю щ~е е с я тем, что, с целью повышения быстродействия устройства, в него введены три компаратора, второй и третий накопительные элементы, выполненные на втором и третьем конденсаторах, и три коммутатора, первые входы которых соединены с выходом ключа, выходы первого коммутатора соединены с входами первой группы второго коммутатора, входы второй группы которого соединены с шинами опорного напряжения, первые обкладки второго и третьего конденсаторов соединены с шиной нулевого потенциала, выходы второго коме мутатора соединены с вторыми обкладками конденсаторов,. вход второго усилителя соединен с выходами третьего коммутатора, входы группы которого соединены с вторыми обкладками конденсаторов, второй и третий входы блока управления соединены с выходами компараторов, первые входы которых соединены с входом первого усилителя, а вторые входы компараторов соединены с шинами опорного напряжения .

   >.