SU1008739A1 - Генератор нестационарного случайного импульсного процесса - Google Patents

Abstract

ГЕНЕРАТОР НЕСТАЦИОНАРНОГО СЛУЧАЙНОГО ИМПУЛЬСНОГО ПРОЦЕССА, содержащий первый блок пам ти, выход которого соединен с первым входом датчика случайных чисел, первый выход которого соединен с информационным входом счетчика импульсов, блок эталонных напр жений, выход которого соединён с первым входом преобразовател  код-напр жение, выход которо .го соединен с первым входом модул тора пол рности, выход которого  вл етс  выходом генератора, второй вход модул тора пол рности подключен к первому выходу первого регистра пам ти , выход второго регистра пам ти подключен к первому входу делител  частоты, выход счетчика импульсов подключен к вхрду первого дешиф,.зтора , а выход первого дешифратора соединен с первым установочным входом триггера, вторым входом датчика случайных чисел и установочным входом счетчика адреса, входы первого и вто-. рого регистров пам ти подключены со- . отве1;ственно к второму и третьему выходам датчика случайных чисел, инверсный и пр мой выходы триггера под- i ключены соответственно к входам первого и второго генераторов импульсов, пр мой выход триггера соединен с управл ющим входом второго блока пам -: ти, второй установочный вход три.ггера подключен к выходу второго дешифратора , вход которого соединен с выходом счетчика., адреса, выход второго блока пам ти соединен с первым входом блока умножени , второй вход которого подключен к второму входу первого регистра пам ти, выход блока умножени  соединен со вторым входом I преобразовател  код-напр жение, выход первого делител  частоты подклюn чен к счетному входу счетчика адреса, отличающийс  тем, что, с целью расширени  области применени  за счет воспроизведени  нестационйр ного случайного импульсного процесса , он содержит блок задани  адреса, третий блок пам ти, коммутатор, третйй и четвертый регистры пам ти, второй и третий делители частоты, причем управл ющий вход блока за00 дани  адреса  вл етс  управл ющим входом генератора, первый выход бло00 ка задани  адреса соединен с адресг ным входом третьего блока пам ти, второй выход блока задани  адреса соединен с первым входом коммутатора , второй вход коммутатора соединен с выходом счетчика адреса, а выход коммутатора соеЬ нен с адресным входом второго блока пам ти, информационный вход второго блока пам ти соединен с информационными входами первого блока пам ти , третьего и четвертого регист

Description

ров пам ти и выходом третьего блока пам ти, третий выход блока задани  адреса соединен с .адресным входом первого блока пам ти, четвертый и п тый выходы блока задани  адреса соединены с управл ющими входа1 1 соответственно; третьего и четвертого регистров пам ти, первый и второй входы блока задани  адреса соединены соответственно с выходами первого и второго дешифраторов , выход третьего регистра пам ти соединен с первым входом второго делител  частоты , второй вход которого подключен к выходу первого генератор.а импульсов , а выход второго делител  частоты подключен к второму входу счетчика импульсов, выход четвертого регистра пам ти соединен с первым входом третьего делител  частоты, второй вход которого подключен к выходу второго генератора импульсов, а выход третьего делител  частоты подключен к второму входу первого делител  частоты, информационный вход третьего блока пам ти  вл етс  информационным входом генератора.

1

Изобретение относитс  к вычислительной технике и может быть использовано при моделировании систем с учетом случайных внешних возмущений, при построении стохастических вычислительных и моделирующих устройств, ..а также при построении автоматизированных вычислительных комплексов.

Известен генератор случайных импульсных потоков, содержащий генератор тактовых импульсов, циклический регистр сдвига, дв.а элемента ИЛИ, интегратор, преобразователь код-напр жение и управл емый веро тностный элемент Л .

Однако данное устройство .не позвол ет формировать импульсные со а1учайнЫ и параметрами, подчин ющимис  заданным законам распределени , и имеющих сложную форму о

Известен генератор случайного импульсного процесса, содержащии блок пам ти, датчик случайных чисел блок управлени , первый генератор импульсов, счетчик импульсов, источник эталонных напр жений, первый и второй преобразователи код-напр жение и модул тор пол рности выходного сигнала, второй регистр, реверси&ный счетчик, делитель частоты, второй генератор импульсов 2

Однако данное устройство не позвол ет формировать нестационарный случайный импульсный процесс с произвольной формой сигнала.

Наиболее близким техническим решением к предлагаемому  вл етс  генератор случайных процессов, содержащий блоки пам ти, регистры пам ти , триггер, счетчики, модул тор пол рности, дешифраторы, датчик случайных чисел, блок эталонных напр жений , преобразователь код-напр жение , делитель частоты, блок умножени  з.

Этот имитатор предназначен дл  формировани  потока разнопол рных импульсов произвольной программируемой формы. Но он не позвол ет организовать перенастройку имитатора на воспроизведение иных законов распределени  параметров процесса или изменить форму выходного сигнала без прерывани  процесса формировани  сигнала, что затрудн ет его использование в автоматизированных системах испытаний или в вычислительно-моделирующих системах,

изобретени  - расширение области применени  генератора за счет организации загрузки, управл ющей информации в пам ть генератора без прерывани  процесса формировани  выходного сигнала, что позвол ет фор|мировать нестационарные случайные процессы, представл   их как кусочно-стационарные воздействи .

Дл  достижени  поставленной цели в известный генератор нестационарного случайного импульсного про- . цесса, содержащий первый блок пам ти , выход которого соединен с первым входом датчика случайных чисел, первый выход которого соединен с информационным входом счетчика импульсов , блок эталонных напр жений, выход которого соединен с первым входом преобразовател  код-на пр жение , выход которого соединен с первым входом модул тора пол рности, выход которого  вл етс  выходом генератора, второй вход модул тора пол рности подключен к первому входу первого регистра пам ти, выход второго ра пам ти, подключен к первому входу делител  частоты, выход счетчика импульсов подключен к входу первого де шифратора, а выход первого дешифрато ра соединен с первым установочным входом триггера, вторым входом датчика случайных чисел и установочным входом счетчика адреса, входы первого и второго регистров пам ти подключены соответственно к второму и третьему выходам датчика случайных чисел, инверсный и пр мой выходы триггера подключены соответственно к входам первого и второго генераторов импульсов, пр мой выход триггера соединен с управл ющим уходом блока пам ти, второй установочный вход три гера подключен к выходу второго дешифратора , вход -которого соединен с выходом счетчика адреса иадре ным входом второго блока пам ти, выход второго блока пам ти соединен с первым входом блока умножени  второй вход которого подключен к второму вы ходу первого регистра пам ти., выход блока умножени  соединен с вторым входом преобразовател  код-напр жение , выход делител  частоты подключен к счетному входу счетчика адреса , введены блок .задани  адреса, тре тий блок пам ти, коммутатора, третий и четвертый регистры пам ти., второй и третий делители частоты, причем управл ющий вход блока задани  адреса  вл етс  управл ющим входом генератора , первый выход блока задани  адреса соединен.;с адресным входом третьего блока пам ти, второй выход блока задани  адресов соединен с первым входом коммутатора, второй вход коммутатора соединен с выходом счетчика адреса, а выход коммутатора соединен с адресным входом второго блока пам ти, информационный вход второго блока пам ти соединен с информационными входами первого блока пам ти, третьего и четвертого регистров пам ти и с выходом третьего блока пам ти. Третий выход бло

ка задани  адреса соединен с адрес;ным входом первого блока пам ти, четвертый и п тый выходы блока задани  адреса соединены с управл ющими входами соответственно третьего и четвертого регистров пам ти, первый и второй входы блока задани  адреса соединены соответственно с выходами первого и второго дешифраторов, выход регист-Ю; третьего регистра пам ти соединен с первым входом второго делител  частоты , второй вход которого подключен к выходу первого генератора импульсов а выход второго делител  частоты подключен к второму входу счетчика импульсов,.выход четвертого регистра пам ти соединен с первым входом третьего делител  частоты, второй вход которого подключен к выхоДУ второго генератора импульсов, а выход третьего делител  частоты подключен к второму входу первого делител  частоты, информационный вход третьего блока пам ти  вл етс  информационным входом генератора. Сущность изобретени  заключаетс  в том, что дл  организа1 1и перезаписи информации в тот или иной блок пам ти используютс  те интервалы времени, в течение которых ный блок пам ти не участвует в формировании выходного процесса. На фиг. 1 приведена блок-схема генератора; на фиг. 2 - схема блока задани  адресов. Генератор содержит первый блок 1 пам ти, датчик 2 случайных чисел, счетчик 3 импульсов, первый генератор импульсов, блок 5 эталонных напр жений, преобразователь 6 коднапр жение , модул тор 7 пол рности, первый регистр 8 пам ти, второй регистр 9 пам ти, первый делитель 10 частоты, второй генератор 11 импульсов , первый дешифратор 12, второй дешифратор 13, триггер k, счетчик 15 адреса, второй блок 1б пам ти, блок 17 умножени , блок 18 задани  адре; са, третий блок 19. пам ти, коммутатор 20, третий регистр 1 пам ти, четвертый регистр 22 пам ти, второй делитель 23 частоты, третий делитель 2А частоты. Блок 18 задани  адреса (управлени  записью) содержит дешифратор 25, элемент И 26, элемент ИЛИ 27, элемент И 28, элеме1нт ИЛИ 29, триггер 30, генератор 31 импульсов, счетчик 32 адреса, элемент ИЛИ 33, дешифра5 тор З, элементы И 35 и Зб, элемент ИЛИ 37, дешифраторы 38 и 39, элемент ИЛИ 40. Первый блок 1 пам ти предназначе дл  хранени  кодов, определ ющих вид и числовые характеристики функций распределени  веро тностей пара метров сигналов формируемого импуль ного случайного процесса. Датчик 2 случайных чисел предназ начен дл  формировани  случайных ко дов амплитуды, длительности и инте вала между импульсами, подчин ющихс  функци м распределени , коды которых хран тс  в первом блоке 1 пам ти . Счетчик 3 импульсов служит дл  запоминани  случайного код, опреде л ющего интервал между импульсами формируемого процесса и дл  преобразовани  этого кода во временной и тервал. Первый генератор k импульсов пре назначен дл  формировани  тактовых импульсов развертки интервала следо вани  импульсов. Блок 5 эталонных напр жений служит дл  задани  граничных значений амплитуд импульсных сигналов, форми pyewsix предлагаемым генератором. Преобразователь 6 код-напр жение предназначен дл  преобразовани  в напр жение кодов, последовательност которых определ ет форму импульса на выходе генератора. Модул тор 7 пол рности обеспечивает получение импульсных сигналов положительной или отрицательной пол рности Первый регистр 8 пам ти служит д

запоминани  кода, определ ющего амплитуду и пол рность очередного импульсного сигнала, второй регистр 9 пам ти служит дл  зaпo мнaни  кода, определ ющего длительность очередного импульса.

Первый делитель 10 частоты предназначен дл  задани  скорости заполнени  тактовыми импульсами счетчика 15 адреса, а второй генератор 11 импульсов - дл  формировани  тактовых импульсов развертки длительности случайного процесса.

Первый дешифратор 12 обеспечивает выработку сигнала, указывающего на окончание формировани  интервала между импульсами,а второй дешифратор 13 -выработку сигнала,указывающегоHa окончание формировани  импульсаимпульсной последовательности в. соответствии с масштабом времени при формировании длительности импульса.

Генератор работает следующим образом .

Каждый цикл работы начинаетс  с формировани  набора значений случайных параметров (длительности, амплитуды интервала между импульсами). Значени  параметров процесса формируютс  по заданным законам распределени , коды которых хран тс  в первом блоке 1 пам ти. С выхода датчика 2 случайных чисел сформированные значени  параметров поступают в счетчик 3 импульсов, регистры 8 и 9.

При формировании длительности импульса триггер 1 находитс  в единичном состо нии, разреша  тем самым ра39 Триггер 1 предназначен дл  выработки сигналов разрешени  работы первого генератора и второго генератора . 11:импульсов, счетчик адреса 15 вырабатывает последовательность адресов дл  считывани  кодов из второго блока 1б пам ти, а второй блок 1б пам ти предназначен дл  хранени  кодов ординат импульсного сигнала, требуемой формы. Блок 17 умножени  вырабатывает коды, задающие значени  импульсного сигнала в дискретные моменты времени , а блок 18 задани  адреса предназначен дл  выработки управл ющих сигналов занесени  информации в блоки пам ти устройства. Третий блок 19 пам ти  вл етс  буферным запоминающим устройством и предназначен дл  кратковременного хранени  управл ющей информации при изменении параметров генерируемого процесса. Коммутатор 20 предназначен дл  организации подключени  к адресному входу второго блока 16 пам ти кодов, вырабатываемых счетчиком 15 адреса или блоком 18,. а третий регистр 21 пам ти - дл  хранени  кода масштаба времени при формировании интервала между импульсами. Четвертый же регистр 22 пам ти предназначен дл  хранени  кода масштаба времени при формировании длительности импульса. Второй делитель 23 частоты обеспечивает формирование опорной импульс- ной последовательности в соответствии с масштабом времени при формировании интерваламежду импульсами , атретий делитель 2 частоты -формирование опорной боту второго генератора 11 импульсо и считывание информации из второго блока 16 пам ти, при этом запрещаетс  работа первого генератора k и пульсов. Выход второго генератора 11 импул сов подключен к второму входу треть го делиогел  2 частоты В четвертом регистре 22 хранитс  код, определ ющий частоту пересчета третьего делител  2k частоты. Таким образом, код, записанный в четвертый регистр 22,определ ет временной диапазон изменени  длительности импульса. Значение случайного кода, записанного во второй регистр 3, опреде л ет коэффициент пересчета делител  10 частоты Этим обеспечиваетс  дл  каждого значени  длительности импульса заполнение счетчика 15- адреса с соответствующей частотой, по лученной в результате делени  частоты импульсного потока, поступающего от третьего делител  2Ц частоты . Коды с выхода счетчика 15 адреса поступают на второй вход коммута тора 20, 1ри этом на управл ющем вх де коммутатора 20 присутствует сиг нал, вырабатываемый блоком 18 и раз решающий поступление на выход коммутатора 20 кодов, вырабатываемых счетчиком 15 адреса. Таким образом, обеспечиваетс  последовательное, считывание кодов ординат импульсного сигнала запрограммированной формы с частотой, обратно .пропорционал ной значению кодов длительности импульса и масштаба времени при форми ровании длительности импульсов. меннои диапазон с изменени  длитель ностеи импульсов определ етс  соотношением . f .(l. -период следовани  импульс второго генератора 1 импульсов , - разр дность четвертого ре гистра 22; . -разр дность формируемых случайных кодов, определ ющих длительность импул сов; . - емкость второго блока 16 пам ти.. Коды, считанные .из второго блока 16 пам ти поступают в качестве первого операнда на первый вход блока 39 17 умножени . На второй вход этого блока поступает код амплитуды формируемого импульса, занесенный в первый регистр 8. На выходе блока 17 умножени  формируютс  значени  ординат импульсного сигнала требуемой .формы, пр мо пропорциональные значению амплитуды формируемого импульса. На выходе блока 5 эталонных напр жений уctaHавливаетс  уровень напр жени , равный максимальной амплитуде формируемых импульсов. В соответствии с кодами, поступающими с выхода блока 17 умножени , на выходе преобразовател  6 код-напр жение формируетс  аналоговый сигнал требуемой фор1 с амплитудой, COOTветст.вующей коду амплитуды 0opNMpyeMoro импульса . Модул тор 7 пол рности пропускает сигнал с выхода преобразовател  6 код-напр жение на выход устройства , либо сохран   его пол р-, ность, либо измен   ее на противоположную в соответствии с кодом амплитуды импульса, записанным в первом регистре 8.. По окончании формировани  одного импульса (по достижении счетчиком ад-, реса значени  т) на выходе второго дешифратора 13 вырабатываетс  сигнал окончани  формировани  импульса Этот сигнал устанавливает триггер 1 в нулевое состо ние, при этом запрещаетс  работа второго генератора 11 импульсов и считывание информации из второго блока 16 пам ти. На инверсном выходе триггера 1 отрабатываетс  сигнал, разрешающий работу первого генератора Л импульсов и таким образом, начинаетс  формирование интервала между импульсами. -Выход первого генератора k импульсов подключен к второму входу второго делител  ,23 частоты, В третьем регистре 21 хранитс  код, определ ющий частоту пересчета второго делител  23 частоты. Таким образа, код записанный в третий регистр 21 определ ет временной диапазон длительности интервала между импульсами. Выход второго делител  23 частоты подключен к первому входу счетчика 3 импульсов, в котором записан случайный код, определ ющий значение интервала между импульсаг«1. По окончании формировани  интервала при достижении счетчиком 3 импульсов нулевого состо ни ) на выходе первого дешифратора вырдоатываетс  сигнал окончани  формировани  интервала меж ду импульсамич, Диапазон измерени  паузы между импульсами определ етс  соотношением 2 2,0 Т-9 период следовани  импульсов первого генератора импуль сов; разр дность третьего регист ра 21 J разр дность формируемых слу чайных кодов, определ ющих интервал между импульсами. Сигнал окончани  формировани  интервала между импульсами поступает на второй управл ющий вход датчика 2 случайных чисел. После этого происходит формирование и передача в ре гистры 8 и 9 и в счетчик 3 импульсов новых значений параметров процесса. Этот же сигнал устанавливает в нулевое состо ние счетчик 15 адреса и в исходное (единичное) состо ние триггер 1 - так .начинаетс  следующий цикл формировани  выходного случайного процесса. Дл  формировани  нестационарного случайного процесса, представл емого как кусочно-стационарный процесс, достаточно в требуемые моменты времени ti, определ ющие окончание i-ro интервала стационарности, записать в запоминающее устройство генератора новую управл ющую информацию, при этом характер записываемой информаци может быть различным. Дл  изменени  временного диапазона формируемого сигнала необход мо изменить коды, хр нимые в третьем 21 и четвертом 23 ре гистрах. Дл  изменени  формы выходного сигнала необходимо переписать информацию , хранимую во втором блоке 16 пам ти. Дл  изменени  законов рас пределени  параметров (или одного параметра) процесса перезаписываетс  информаци , хранима  в первом блоке 1 пам ти, причем перезапись информации осуществл етс  вте моменты времени , когда требуемый дл  перезаписи блок не участвует в формировании выходного процесса. Перезапись информации осуществл етс  при помощи блока 18 и третьего блока 19 пам ти и происходит следующим образом . Предварительно информаци  заноситс  в третий блок 19 пам ти . Управл ющий сигнал, указывающий на вид измен емой информации, поступает на управл ющий вход устройства, подключенный к управл ющему входу блока 18. Возможны четыре способа перезаписи информации, определ емые видом измен емой информации. В первом случае изменению подвергаетс  код, определ ющий масштаб времени при формировании интервала между импульсами и хранимый в третьем регистре 21. При формировании.длительности импульса первый генератор k импульсов не участвует в формировании выходного процесса и изменение информации втретьем регистре 21 не вызовет прерывани  в выходном процессе . При наличии соответствующего сигнала на управл ющем входе блока 18 и при поступлении сигнала окончани  формировани  интервала между импульсами , поступающего на первый вход блока 18, на его четвертом выходе вырабатываетс  сигнал, поступающий на управл ющий вход третьего регистра 21 и разрешающий запись информации в третий регистр 21. На информационный вход третьего регистра 21 поступает информаци  из третьего блока 19 пам ти. Во втором случае изменению подвергаетс  код, определ ющий масштаб времени при формировании длительности импульса и хранимый в четвертом регистре 22. При формировании интервала между импульсами второй генератор 11 импульсов не участвует в формировании выходного процесса и изменение информации в четвертом регистре не вызывает прерывани  в выходном процессе . При наличии соответствующего сигнала на управл ющем входе блока 18 и при поступлении сигнала окончани  формировани  длительности импульса , поступающего на второй .вход блока 18, на п том выходе этого блока вырабатываетс  сигнал, поступаю1ДИЙ на управл ющий вход четвертого регистра 22 и разрешающий запись информации в четвертый регистр 22„ На информационный вход четвертого регистра 22 поступает информаци  из третьего блока 19 пам ти. В третьем случае изменению подвергаетс  информаци , определ юща  вид и числовые характеристики законов распределени  параметров случайного импульсного процесса и хранима  в первом блоке 1 пам ти, В этом случае измен етс  одна из зон первого блока 1 пам ти, соответствующа  одному из законов распределени , параметров . При формировании интервала между .импульсами не происходит формировани  случайных кодов, соответствующих значению параметров .процесса и изменение информации в .первом блоке 1 пам ти не .вызывает прерывани  ввыходном процессе. При наличии соответствующего сигнала на управл ющем входе бло.ка 18 и при поступлении сигнала окончани  длительности импульса,, поступающего на второй вход блока 18, .на третьем выходе блока 18-вырабатываютс  управл ющие сигналы и адреса дл  запи си информации в пер.вый блок 1 пам ти . На первом выходе блока 18 вырабатываютс  адреса, по оторым считываетс  информаци , записанна  в третьем блоке 19 пам ти. Выработка адре сов на третьем и первом выходах блока 18 происходит синхронно, поэтому обеспечиваетс  по вление на выходе третьего блока 19 пам ти информации , котора  записываетс  в требуемую зону первого блока 1 пам ти. Аналогично осуществл етс  перезапись информации во второй блок 1б па м ти. При наличии соответствующего сигнала на управл ющем входе блока 18 и при поступленVW сигнала окончани  формировани  длительности импуль са на его втором выходе вырабатывают с  адреса, поступающие на второй вход коммутатора 20, и управл ющий сигнал, разрешающий их поступление на выход с коммутатора 20 дл  записи информации во второй блок 16 пам ти , тем самым реализуетс  четвертый случай. На, первом выходе блока 18 синхрон но с адресами на втором выходе этого блока вырабатываетс  адресна  последовательность поступающа  на адресный вход третьего блока 19 пам ти , Блок 18 работает следующим образом . На управл ющий вход блока 18 пост пает код, определ ющий тип записыва емой информации. На выходе .третьего дешифратора 25 формируютс  сигналы, соответствующие каждому типу записываемой информации. Поступление управл ющего кода, соответствующего изменению кода масштаба времени при формировании интервалов между импульсами, обуславливает по вление сигнала на первом выходе третьего 1 39 дешифратора 25, при этом открываетс  по первому входу элемент И 2б. При поступлении на первый вход блока 18 управлени  записью сигнала окончани  формировани  интервала между импуль- сами на вход второго триггера 30 через элементы И 2б и ИЛИ 29 поступает сигнал, устанавливающий его в единичное состо ние. Этот же сигнал устанавливает в исходное состо ние второй счетчик 32 адреса. Единичное, состо ние второго триггерах 30 разрешает работу третьего генератора 31 импульсов выход которого подключен к счетному входу второго счетчика 32 адреса. Сигнал с первого выхода третьего дешифратора 25 открывает по первому входу элемент И 35 и, пройд  через элемент ИЛИ 33, разрешает работу четвертого дешифратора ЗА. Если счетчик 32 находитс  в состо нии единицы (00...Q1), тона выходе элемента И 35,  вл ющегос  четвертым выходом блока 18 управлени  записью, по вл етс  сигнал записи информации в третий регистр 21. При достижении вторым счетчиком 32 адреса состо ни , соответствующего двум, срабатывает четвертый деши(йэатор 3, сигнал с выхода которого, пройд  через элемент ИЛИ kO, устанавливает в нулевое состо ние второй триггер 30. Этим заканчиваетс  цикл перезаписи информации. Поступление управл ющего кода, v соответствующего изменению кода масштаба времени, при формировании длительностей импульсов, определ ет по вление сигнала на втором выходе третьего дешифратора 25. При; этом сигнал с второго выхода третьего дешифратора 25, пройд  через элемент ИЛИ 27, открывает по второму входу элемент И 28. При, поступлении на второй вход блока 18 сигнала окончани  формировани  длительности импульса на вход второго триггера 30 через элементы И 28 и ИЛИ 29 noQTyпает сигнал, устанавлиеак ций его в единичное состо ние. ЭтЬт же а1гнал устанавливает в исходное состо ние второй счетчик. 32 адреса. Единичное состо ние второго триггера 30 разрешает работу третьего генератора 31 импульсов, выход которого подключен к счетному входу второго счетчика 32 адреса. Сигнал с второго выхода третьего дешифратора 25 откры-. вает по первому входу элемент И 36 и, пройд  через элемент ИЛИ 33 разрешает работу четвертого дешифратора 3. Если счетчик32 находитс  в состо нии единицы (00.. .Q ij , тона выхо де элемента И 36,  вл ющегос  п тым выходом блока 18, по вл етс  сигнал записи информации в четвертый регистр 22. При достижении вторым счет чи.крм 32 адреса состо ни , соответствующего двум (со...010), срабатыва . ет четвертый дешифратор 3, сигнал с выхода которого, пройд  через элемент ИЛИ 40, ycтaнaвливaet в нулевое состо ние второй триггер 30. Этим заканчиваетс  цикл перезаписи кода масштаба времени при формировании длительности импульсов. Поступление управл ющих кодов, соответствующих изменению кодов одно го из законов распределени  параметров формируемого импульсного процесса , обуславливает по вление сигналов на третьем, четвертом или п том выходах третьего дешифратора 25 Один из указанных сигналов, пройд  через элемент ИЛИ 27, открывает по второму входу элемент И 2-8. При поступлении на второй вход блока 18 управлени  записью сигнала .окончани  формировани  длительности импульса на вход второго триггера 30 через элементы И 28 и ИЛИ 29 поступает сигнал, устанавливающий его в единичное состо ние. Этот же сигнал ; устанавливает в исходное состо ние второй счетчик 32 адреса. Единичное состо ние второго триггера 30 разрешает работу третьего генератора 31импульсов, выход которого подключен к счетному входу второго счетчик 32адреса. Один из сигналов с третье го, четвертого или п того выходов третьего дешифратора 25, пройд  через элемент ИЛИ 37, разрешает работу п того дешифратора 38, Выходы второго счетчика 32 адреса и третий, четвертый и п тый выходы третьего дешиф ратора 25 ЯВЛЯЮТ.СЯ третьим выходом блока 18 управлени  записью. При за полнении второго счетчика 32 адреса . на третьем выходе блока 18 управлени  записью по вл етс  последовательность адресов и один из выходов третьего дешифратора 25 (третий, чет вертый или п тый) определ ют зону первого блока 1 пам ти, соответствующую выбранному параметру процесса. При достижении вторым счетчиком 32 адреса состо ни , номер которого на единицу превышает объем перезаписываемой информации о законах распределени  параметров, срабатывает п тый дешифратор 38 и сигнал с его выхода, пройд  через элемент ИЛИ 40, устанавливает в нулевое состо ние второй триггер -.30. Этим заканчиваетс  цикл перезаписи информации об одном из законов распределени  параметров фор-мируемого процесса. Поступление управл ющего кода, соответствующего изменению информации , определ ющей формы выходного сигнала, определ ет по вление сигнала на шестом аыходе третьего дешифратора 25. Пройд  через элемент ИЛИ 27 он открывает по второму входу элемент И 28. При поступлении на второй вход блока 18 управлени  записью сигнала окончани , формировани  длительности импульса на вход второго, триггера 30 через элементы И 28 и ИЛИ 29 поступает сигнал, устанавливающий его в единичное состо ние . Этот же сигнал устанавливает , в исходное состо ние второй счетчик 32 адреса. Единичное состо ние второго триггера 30 разрешает работу третьего генератора 31 импульсов, выход, которого подключен к счетному входу второго c4eTL iKa 32 адреса. Сигнал с шестого выхода третьего дешифратора -25 разрешает работу шестого дешифратора 39. Выход второго счетчика 32 адреса и шестого выхода третьего дешифратора 25  вл ютс  вторым выходом блока 18 управлени  записью . При заполнении второго счетчика 32 адреса на втором выходе блока 18 по вл етс  последовательность адресов и управл ющий сигнал, разрешающий прием информации во второй блок 16 пам ти. При достижении вторым счетчиком 32 адреса состо ни , номер которого на единицу превышает объем записываемой информации во второй блок 16 пам ти, срабатывает шестой дешифратор 39 и сигнал с его выхода , пройд  через элемент ИЛИ АО, устанавливает в нулевое состо ние второй триггер 30. Этим заканчиваетс  цикл перезаписи информации, определ ющий форму выходного сигнала. При всех значени х кодов на управл ющем входе блока 18 на первом его выходе формируетс  последователь ность адресов, поступающа  на вход третьего блока 19 пам ти.

15

Технико-экономическа  эффективность предлагаемого изобретени  определ етс  тем, что, по сравн/ению с существующими устройствами оно обеспечивает следующие преимущества: возможность формировани  .нестационарных случайных воздействий, что особенно важно при моделирова1008739 16

НИИ и исгытани х сложных технических систем; возможность использовани  устройства в автоматизированных системах моделировани  и испытани  5 сложных систем возможность коррек-( тировки вида выходного процесса в зависимости от характера испытываемого и моделируемого объекта.

e.f

Claims (1)

1. · ГЕНЕРАТОР НЕСТАЦИОНАРНОГО СЛУЧАЙНОГО ИМПУЛЬСНОГО ПРОЦЕССА, содержащий первый блок памяти, вых-од которого соединен с первым входом датчика случайных чисел, первый выход которого соединен с информационным входом счетчика импульсов, блок эталонных напряжений, выход которого соединен с первым входом преобразователя код-напряжение, выход которого соединен с первым входом модулятора полярности, выход которого является выходом генератора, второй вход модулятора полярности подключен к первому выходу первого регистра памяти, выход второго регистра памяти подключен к первому входу делителя частоты, выход счетчика импульсов подключен к входу первого дешифратора, а выход первого дешифратора соединен с первым установочным входом триггера, вторым входом датчика случайных чисел и установочным входом счетчика адреса, входы первого и второго регистров памяти подключены соответственно к второму и третьему вы ходам датчика случайных чисел, инверсный и прямой выходы триггера под- ι ключены соответственно к входам первого и второго генераторов импульсов, прямой выход триггера соединен с управляющим входом второго блока памя^-: ти, второй установочный вход триггера подключен к выходу второго дешиф ратора, вход которого соединен с вы ходом счетчика.. адреса, выход второго блока памяти соединен с первым входом блока умножения, второй вход которого подключен к второму входу первого регистра памяти, выход блока умножения соединен со вторым входом преобразователя код-напряжение, вы ход первого делителя частоты подключен к счетному входу счетчика адреса, отличающийся тем, что, с целью расширения области применения за счет воспроизведения нестационар^ р ного случайного импульсного процес- “ са, он содержит блок задания адреса, третий блок памяти, коммутатор, третий и четвертый регистры памяти, второй и третий делители частоты, причем управляющий вход блока за дания адреса является управляющим входом генератора, первый выход блока задания адреса соединен с адресным входом третьего блока памяти, второй выход блока задания адреса соединен с первым входом коммутатора, второй вход коммутатора соединен с^г выходом счетчика адреса, а выход коммутатора соединен с адресным входом второго блока памяти, информационный вход второго блока памяти соединен с информационными входами первого блока памяти, третьего и четвертого регист1008739 >

   ров памяти и выходом третьего блока памяти, третий выход блока задания адреса соединен с адресным входом первого блока памяти, четвертый и пятый выходы блока задания адреса соединены с управляющими входами соответственно; третьего и четвертого регистров памяти, первый и второй входы блока задания адреса соединены соответственно с выходами первого и второго дешифраторов, выход· третьего регистра памяти соединен с первым входом второго делителя частоты, второй вход которого подклю чен к выходу первого генератора импульсов, а выход второго делителя частоты подключен к второму входу счетчика импульсов, выход четвертого регистра памяти соединен с первым входом третьего делителя частоты, второй вход которого подключен к выходу второго генератора импульсов, а выход третьего делителя частоты подключен к второму входу первого делителя частоты, информационный вход третьего блока памяти является информационным входом генератора.