SU1005223A1 - Semiconductor storage device - Google Patents

Semiconductor storage device Download PDF

Info

Publication number
SU1005223A1
SU1005223A1 SU802917351A SU2917351A SU1005223A1 SU 1005223 A1 SU1005223 A1 SU 1005223A1 SU 802917351 A SU802917351 A SU 802917351A SU 2917351 A SU2917351 A SU 2917351A SU 1005223 A1 SU1005223 A1 SU 1005223A1
Authority
SU
USSR - Soviet Union
Prior art keywords
degenerate
layer
increase
degenerate semiconductor
semiconductor layer
Prior art date
Application number
SU802917351A
Other languages
Russian (ru)
Inventor
Мордух Ильич Елинсон
Марат Раимджанович Мадьяров
Борис Алексеевич Малахов
Вадим Иванович Покалякин
Сергей Анатольевич Терешин
Original Assignee
Ордена Трудового Красного Знамени Институт Радиотехники И Электроники Ан Ссср
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ордена Трудового Красного Знамени Институт Радиотехники И Электроники Ан Ссср filed Critical Ордена Трудового Красного Знамени Институт Радиотехники И Электроники Ан Ссср
Priority to SU802917351A priority Critical patent/SU1005223A1/en
Priority to DE3118799A priority patent/DE3118799A1/en
Priority to IT8121754A priority patent/IT8121754A0/en
Priority to FR8109768A priority patent/FR2482785A1/en
Priority to JP7337081A priority patent/JPS5710283A/en
Application granted granted Critical
Publication of SU1005223A1 publication Critical patent/SU1005223A1/en

Links

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C16/00Erasable programmable read-only memories
    • G11C16/02Erasable programmable read-only memories electrically programmable
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70Bipolar devices
    • H01L29/74Thyristor-type devices, e.g. having four-zone regenerative action
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861Diodes
    • H01L29/8615Hi-lo semiconductor devices, e.g. memory devices

Abstract

The semiconductor memory contains a degenerate semiconductor layer (1) and a nondegenerate semiconductor layer (2) having traps in the energy gap. The conductivity type of the degenerate semiconductor layer (1) is opposite to that of the nondegenerate semiconductor layer (2). Situated between the degenerate semiconductor layer (1) and the nondegenerate semiconductor layer (2) is a dielectric layer (4) capable of tunnel conduction. Deposited on the nondegenerate semiconductor layer (2) is a layer of material (5) which forms a potential barrier with the nondegenerate semiconductor layer (2) and, together with the dielectric layer (4) which is capable of tunnel conduction, prevents the penetration of the charge carriers from the degenerate semiconductor layer (1) and from the ohmic contact (6) into the nondegenerate semiconductor layer (2). <IMAGE>

Description

1one

Изобретение относйгс  к вычислительной технике и может, быть использо-, вано при создании посто нных запоминак щюс устройств вычислительных машин и в .автоматике.The invention relates to computer technology and can be used to create permanent memory devices of computers and in automatics.

И&вестны полупроводниковые запоминаю щие устройства на основе стеклообразных полупроводников, обладающие свойством пам ти при отключении источника питани . Такое устройство состоит из стекло- ,о образного полупроводника, заключенного между металлическими электродами. При пропускании.тока через электроды происходит измейение величины проводимости междуэлектродного материала, причем 5 при отключении питани  полученна  прово димость междуэлектродного промежутка не измен етс . Процесс переключени  характеризуетс  напр жением, при котором начинаетс  пропесс изменени  вели- 20 чины проводимости LI . And semiconductor memory devices based on glassy semiconductors that have the memory property when the power supply is disconnected are known. Such a device consists of a glass, o-shaped semiconductor, enclosed between metal electrodes. When a current is passed through the electrodes, the conductivity of the interelectrode material is changed, and 5 when the power is turned off, the resulting conductivity of the electrode gap does not change. The switching process is characterized by the voltage at which the process begins to change the conductivity value LI.

Это напр жение, называемое пороговым или напр жением переключени ,This voltage, called a threshold or switching voltage,

имеет разброс по величине как дл  одного элемента, так и дл  р да элементов на одной подложке, достигающий дес тков процентов в зависимости or примен емой технологии.has a variation in magnitude both for a single element and for a number of elements on a single substrate, reaching tens of percent depending on or the technology used.

Известно также полупроводниковое запоминающее устройство на основе гетероперехода из вырожденного полу- . проводника и невырожденной полупроводниковой пленки с ловушками в запрещен- ной зоне, содержащее контактный элемент,It is also known semiconductor memory device based on a heterojunction from a degenerate semi-. conductor and non-degenerate semiconductor film with traps in the forbidden zone, containing a contact element,

создающий потенциальный барьер с невырожденным полупроводником. Устройствоcreating a potential barrier with a nondegenerate semiconductor. Device

I может быть выполнено на основе гетероперехода S-i-SnO/i 2}I can be performed on the basis of the heterojunction S-i-SnO / i 2}

Claims (2)

Однако напр жение переключени  в таком устройстве имеет довольно значительный разброс по величине в различных местах полупроводниковой матрицы пам ти . Такие значительные отклонени  порогового напр жени  требуют от схемы управлени  матрицей пам ти существенных усложнений, что, в свою очередь. вецег к увеличению количества элеменгов схемы управлени  и к удорожанию такого запоминающего устройства. иелью изобретени   вл етс  повыше стабильности работы и увеличение отно шени  сопротивлений в выключенном и включенном состо нии., Указанна  цель достигаетс  тем, что в полупроводниковом запоминающем уст ройстве на основе гетероперехода из вырожденного полупроводника и невырож денной полупроводниковой пленки с лову ками в запрещенной зоне, содержащем контактный элемент, создающий потенц альиый барьер с невырожденным полу- проводником, между вырожденным полу прОБОцником и невырожденной полупроводниковой пленкой введен слой из теннельно-прозрачного диэлектрика. Туннельно-прозрачн-ыЙ диэлектрик может быть выполнен из Si О, . В случае наличи  тонкого диэлектрического сло  приложенное напр жение смещени  перераспредел етс  между слоем StiO/2 и слоем тонкого диэлек- трика. Пленки SiO могут быть полу1чены методом окислени  в атмосфере кислорода, они имеют очень стабильные параметры (практически разброс по пластине имеет величину менее 1%). Таким образом, при том же разброса параметров пленов 5ViO/j может быть получена существенно лучша  стабильность порогового напр жени  переклк ченй  за счет снижени  вли ни  пленки ЗиОд , так как снижаетс  существенно падение напр жени  на ней. Введение такого сло  позвол ет уменьшить разбро порогового напр жени . Малый разброс порогового напр жени  позвол ет упростить и уцещевить схему управлени  матрицей, уменьшить в несколько раз число ошибок в записанной информации и повысить надежность такого запоминающего устройства. Кроме того, введение тонкого диэлектрика указанным образом позвол ет улучшить отношение сопротивлений в выключенном и включенном состо нии почти на пор док , что обеспечивает надежное считывание записанной информации. Формула изобретени  Полупроводниковое запоминающее устройство на основе гетероперехода из вырожденного полупроводника и невырожденной полупроводниковой пленки с ловушками в запрещенной зоне, содержащее контактный элемент, создающий потенциальный барьер с невырожденным полупроводником, отличающеес  тем, что, с целью повышени  стабильности работы и увеличени  отношени  сопротивлений в выключенном и включенном состо нии, между вырожденным полупроводником и невырожденной полупроводниковой пленкой введен слой из туннельно-прозрачного диэлектрика . Источники информации, прин тые во внимание при экспертизе 1, Ovshinsky S. R, Reversibfe el en trfcal swithing phenomena In disorered structurs, Pfiys Rer, Letters, 1968, V 21, № 20, p. 1450-1452. However, the switching voltage in such a device has a rather significant variation in magnitude in various places of the semiconductor memory matrix. Such significant deviations of the threshold voltage require significant complications from the memory matrix control circuit, which in turn. The goal is to increase the number of elements of the control circuit and to increase the cost of such a storage device. According to the invention, the operation stability and the increase in the resistance ratio in the off and on state are higher. This goal is achieved by the fact that in a semiconductor memory device based on a heterojunction from a degenerate semiconductor and a non-degenerate semiconductor film with cleats in the forbidden zone containing a contact element that creates a potential barrier with a nondegenerate semiconductor, a layer of tenn is inserted between the degenerate floor and the non-degenerate semiconductor film transparent dielectric. The tunnel-transparent dielectric can be made of Si O,. In the case of a thin dielectric layer, the applied bias voltage is redistributed between the StiO / 2 layer and the thin dielectric layer. SiO films can be obtained by the method of oxidation in an oxygen atmosphere; they have very stable parameters (practically the spread across the plate has a value of less than 1%). Thus, with the same variation in the parameters of 5ViO / j Plenum, a significantly better stability of the threshold voltage of the switch can be obtained by reducing the effect of the ZiOd film, since the voltage drop on it decreases significantly. The introduction of such a layer reduces the scattering threshold voltage. A small variation in the threshold voltage allows us to simplify and speed up the matrix control circuit, reduce the number of errors in the recorded information several times and increase the reliability of such a storage device. In addition, the introduction of a thin dielectric in this way makes it possible to improve the resistivity ratio in the off and on state by almost an order of magnitude, which ensures reliable reading of the recorded information. Claims: Semiconductor memory device based on a heterojunction from a degenerate semiconductor and a non-degenerate semiconductor film with traps in the forbidden zone, containing a contact element that creates a potential barrier with a non-degenerate semiconductor, which is designed to increase stability and increase the ratio of resistances to off and on state, between a degenerate semiconductor and a non-degenerate semiconductor film, a layer of tunnel-transparency is introduced Nogo dielectric. Sources of information taken into account in the examination 1, Ovshinsky S. R, Reversibfe el en trfcal swithing phenomena In disorered structurs, Pfiys Rer, Letters, 1968, V 21, No. 20, p. 1450-1452. 2. Авторское свидетельство СССР по за вке Ns 2848351/18-25, кл. Н 01 Ь 29/14, (прототип).2. USSR author's certificate in application Ns 2848351 / 18-25, cl. H 01 L 29/14, (prototype).
SU802917351A 1980-05-16 1980-05-16 Semiconductor storage device SU1005223A1 (en)

Priority Applications (5)

Application Number Priority Date Filing Date Title
SU802917351A SU1005223A1 (en) 1980-05-16 1980-05-16 Semiconductor storage device
DE3118799A DE3118799A1 (en) 1980-05-16 1981-05-12 Semiconductor memory
IT8121754A IT8121754A0 (en) 1980-05-16 1981-05-15 SEMICONDUCTOR MEMORY.
FR8109768A FR2482785A1 (en) 1980-05-16 1981-05-15 SEMICONDUCTOR STORAGE DEVICE
JP7337081A JPS5710283A (en) 1980-05-16 1981-05-15 Semiconductor memory

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU802917351A SU1005223A1 (en) 1980-05-16 1980-05-16 Semiconductor storage device

Publications (1)

Publication Number Publication Date
SU1005223A1 true SU1005223A1 (en) 1983-03-15

Family

ID=20892813

Family Applications (1)

Application Number Title Priority Date Filing Date
SU802917351A SU1005223A1 (en) 1980-05-16 1980-05-16 Semiconductor storage device

Country Status (5)

Country Link
JP (1) JPS5710283A (en)
DE (1) DE3118799A1 (en)
FR (1) FR2482785A1 (en)
IT (1) IT8121754A0 (en)
SU (1) SU1005223A1 (en)

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
BE633151A (en) * 1962-06-01
BE756782A (en) * 1969-10-03 1971-03-01 Western Electric Co MEMORY BODY HAVING A STRUCTURE CONTAINING TWO INSULATING LAYERS BETWEEN A SEMICONDUCTOR AND A METAL LAYER
FR2095305B1 (en) * 1970-06-17 1976-03-19 Ibm
US3670218A (en) * 1971-08-02 1972-06-13 North American Rockwell Monolithic heteroepitaxial microwave tunnel die
IT982622B (en) * 1972-06-05 1974-10-21 Ibm PERFECTED STORAGE DEVICE
US3852796A (en) * 1972-06-08 1974-12-03 Ibm GaN SWITCHING AND MEMORY DEVICES AND METHODS THEREFOR
US3979613A (en) * 1975-06-18 1976-09-07 Sperry Rand Corporation Multi-terminal controlled-inversion semiconductor devices
US4173763A (en) * 1977-06-09 1979-11-06 International Business Machines Corporation Heterojunction tunneling base transistor

Also Published As

Publication number Publication date
FR2482785A1 (en) 1981-11-20
JPS5710283A (en) 1982-01-19
IT8121754A0 (en) 1981-05-15
DE3118799A1 (en) 1982-03-18
FR2482785B1 (en) 1984-08-17

Similar Documents

Publication Publication Date Title
US8294132B2 (en) Graphene memristor having modulated graphene interlayer conduction
US3500142A (en) Field effect semiconductor apparatus with memory involving entrapment of charge carriers
US9985076B2 (en) Diode/superionic conductor/polymer memory structure
US3191061A (en) Insulated gate field effect devices and electrical circuits employing such devices
US7564055B2 (en) Transistor including a deposited channel region having a doped portion
US5049970A (en) High resistive element
US4609835A (en) Semiconductor integrated circuit
JPS6295882A (en) Electrical memory equipment
US3270235A (en) Multi-layer semiconductor electroluminescent output device
US3590337A (en) Plural dielectric layered electrically alterable non-destructive readout memory element
JPS59215767A (en) Insulated gate semiconductor device with low on resistance
CA1177957A (en) Shorted junction type programmable read only memory semi-conductor devices
US2728034A (en) Semi-conductor devices with opposite conductivity zones
SU1005223A1 (en) Semiconductor storage device
JP3030285B2 (en) Nanoscale Mott transition molecular field effect transistor
WO2020235591A1 (en) Variable resistance device and method for producing same
KR890007429A (en) Transistor with Two-Dimensional Carrier Gas Collector
US4025910A (en) Solid-state camera employing non-volatile charge storage elements
JPH1056177A (en) Mott transition molecular field-effect transistor
US3558920A (en) Bistable photosensitive device utilizing tunnel currents in low resistive state
US4706107A (en) IC memory cells with reduced alpha particle influence
US3987474A (en) Non-volatile charge storage elements and an information storage apparatus employing such elements
US3384794A (en) Superconductive logic device
JPS6231167A (en) Bidirectional power fet having on state of bipolar
US3328604A (en) Integrated semiconductor logic circuits