SU1003227A1 - Реле направлени мощности - Google Patents

Description

(5) РЕЛЕ НАПРАВЛЕНИЯ МОЩНОСТИ

1

Изобретение относитс  к электротехнике и может быть использовано в направленных устройствах защиты элементов электрических систем.

Известно реле направлени  мощности , содержащее блок совпадени  положительных знаков двух величин, блок совпадени  отрицательных знаков , сумматор, интегратор и пороговый элемент СО

Это устройство надежно отстроено от вли ни  апериодических помех, искажающих входные сигналы, но может ложно сработать при подаче на. входы сигналов разных частот,, что про вл етс  при использовании реле в защитах, реагирующих на нулевую последовательность напр жений и токов .

Указанный недостаток отсутствует в реле направлени  мощности, содержащем два блока совпадени , интегратор , пороговый элемент и счетчик, осуществл ющий счет импульсов, поступающих с одного из блоков совпадени  в паузах между импульсами другого блока совпадени , и быстрый разр д интегратора, если первый блок выдает два импульса подр д t2l.

Полный разр д интегратор означает возврат реле, и это будет происходить вс кий раз, когда один из блоков совпадени  выдаст два импульса. Если нарушение пор дка чередовани 

to импульсов наблюдаетс  многократно, то возврат реле, конечно, оправдан. Но такое  вление может произойти и однократно, например, в переходном режиме при изменении разности фаз

ts между входными величинами или же вследствие случайного сбо . Тогда оно вызовет ложный возврат pehe или заметное повышение времени срабатывани , что приводит к снижению устой20 чивости функционировани  реле.

Цель изобретени  - повышение устойчивости функционировани  реле направлени  мощности.

Поставленна  цель достигаетс  тек. то в реле направлени  мощности, одержащее блок .совпадени  положиельных знаков электрических величин, лок совпадени  отрицательных знаков j лектрических величин и последоваельно включенные интегратор и пооговый элемент, выход которого  &- ,  етс  выходом реле, дополнительно введены сумматор, два элемента пам - ю ти, два логических элемента ИЛИ, триггер и блок предварительной установки , при этом выход каждого из блоков совпадени  положительных (отрицательных ) знаков электрических is величин подключен к одному из. входов блока предварительной установки и одному из входов соответствующего элемента пам ти, выходы которых подключены ко входам триггера и сумма- 20 тора, подключеннбго выходом ко входу интегратора, выход упом нутого блока -предварительной установки подключен к одному из входов обоих элементов ИЛИ, к другим входам которых 25 подключены соответствующие выходы триггера, а выходы элементов ИЛИ подключены к другим входам соответствующих элементов пам ти.

На фиг. t приведена функциональ- зо на  схема реле направлени  мощности; на фиг. 2 - диаграммы сигналов при правильном пор дке их чередовани  в услови х, соответствующих срабатыванию реле.J5

Реле содержит блок 1 совпадени  положительных знаков электрических величин, блок 2 совпадени  отрицательных знаков электрических величин, последовательно включённые сумматор 3, интегратор , пороговый элемент 5, элементы 6 и 7 пам ти, подключенные выходами к входам сумматора 3 и триггера 8, логические элементы ИЛИ 9 и 10, подключенные одним из входов ., к выходу блока 11 предварительной установки, а другим входом к соответствующему выходу триггера 8.

Блок 11 предварительной установки может быть выполнен, например., в виде последовательно включенных элемента ИЛИ 12 и элемента 13 времени.

Элементы 6 и 7 пам ти реализуют логическую функцию

Y ().Х,JJ

где Х - сигнал на первом (верхнем по схеме) входе элемента; Х2 сигнал на втором входе; Y - сигнал на выходе.

Они могут быть выполнены на логических элементах И, ИЛИ, а также на RS-триггерах с вторым инверсным входом.

Блок 1 совпадени  содержит выходной сигнал 1, блок 2 совпадени  выходной сигнал 15, сигнал 16 на инверсном выходе триггера 8. Устройство содержит также сигнал 17 на пр мом выходе триггера 8, сигнал 18 на выходе сумматора 3 сигнал 19 на выходе интегратора i,выходкой сигнал 20 реле (порогового элемента 5), Ucp и Ugj - напр жени  срабатывани  и возврата порогового элемента 5, UOTP уровень ограничени  выходного сигнала -интегратора k, О - момент подачи входных сигналов (показан там, где необходимо рассмотреть переходный процесс), - момент срабатывани  реле.

На графиках выходных сигналов триггера учтено запаздывание по отношению к сигналам блоков 1 и 2 совпадени , имеющее принципиальное значение .

Блок 1 совпадени  формирует сигнал высокого уровн  на интервалах совпадени  положительных знаков входных величин U j и. и 2 и низкого уровн  в остальное врем , а сигнал блока .2 совпадени  имеет высокий уровень на интервалах совпадени  отрицательных знаков входных величин.

Рассмотрим работу реле, начина  с момента по влени  импульса на выходе блока .1 совпадени .

Claims (2)

1. Предположим, что импульсы на выходах блоков 1 ,и 2 совпадени  образуют правильную последовательность (фиг. в паузах сигнала одного из блоков по вл етс  только один импульс другого блока. Это означает, что импульсу блока 1 совпадени  предшествовал импульс блока 2 совпадени , который прошел на выход элемента 7 пам ти и, соответственно, на R-вход триггера 8, установив тем самым на инверсном выходе триггера 8 сигнал высокого уровн . Как следствие, через элемент ИЛИ 9 на первый вход элемента 6 пам ти также поступает сигнал высокого уровн . В сложившихс  услови х импульс блока 1 совпадени  пройдет через элемент 6 пам ти и затем через сумматор 3 поступит на вход интегратора k. Кроме того, с выхода элемента 6 пам ти импульс будет подан на S-вход триггера 8, 5 вызвав его срабатывание. Сигнал на его инверсном выходе понизит свой уровень, при этом будет сн т импуль с первого входа элемента 6 пам ти, но состо ние элемента пам ти не изменитс  до тех порj пока на его вто рой вход подаетс  сигнал высокого уровн . Триггер 8 в. своем новом сос то нии обеспечивает прсзхождение импульса от блока 2, совпадени  до выхода элемента 7 пам ти, после чего триггер возвращаетс  в прежнее состо ние сигналом, поступающим на его R-вход. Таким образом, сочетание элементов 6 и 7 пам ти и триггера 8 обеспечивает в рассмотренном случае прохождение сигналов совпадени  на вход интегратора и, как следствие срабатывание реле. Далее предположим, что из-за вли ни  помехи последовательность черед вани  выходных импульсов блоков 1 и 2 совпадени  нарушилась. После прохождени  первого импульса блока 1 совпадени  триггер 8 будет находить с  в состо нии, при котором потенциал его инверсного выхода имеет низкий уровень. Такой же уровень бу дет иметь . сигнал на первом входе элемента 6 пам ти. Второй импульс блока 1 совпадени , пришедший вслед за первым, в таких услови х не сможет включить элемент 6 пам ти и поэтому не пройдет на вход интегратора . Не будут проинтегрированы ивсе остальные импульсы блока 2 совпадени . Вследствие этого помехи не вызовут срабатывани  реле. После отключени  входных сигналов триггер 8 может остатьс  в любом из двух возможных состо ний. Из-за этого при последующей подаче входных сигналов с веро тностью 50% он не сможет обеспечить прохождение первого импульса от блоков 1 или 2 совпадени  , хот  по отношению ко всем остальным импульсам будет функционировать должным образом. Потер  пер вого импульса приведет к понижению быстродействи  реле. Блок 11 предварительной установки как раз и предназначен дл  устранени  этого недостатка . Элемент 13 времени выполнен без замедлени  на срабатывание и с замедлением на возврат несколько большим полупериода основной частоты При отключении входных сигналов элемент 13 времени успевает возвратитьс  и формирует на своем инверсном 27 выходе сигнал высокого уровн , который через элементы .ИЛИ 9 и 10 поступает на входы элементов6 и 7 пам ти , обеспечива  срабатывание одного из них при по влении первого импульса на выходе соответствующего блока 1 или Д совпадени . Этот же импульс через элемент ИЛИ 12 воздействует на Iэлемент 13 времени, который без замедлени  срабатывает, снима  разрешающие сигналы с первых входов элементов 6 и 7 пам ти. Функци  блока предварительной установки тем и ограничиваетс . В дальнейшем импульсы, периодически поступающие от блоков 1. и 2 совпадени , удерживают элемент 13 времени в указанном состо нии. Таким образом, предлагаемое реле так же, как и известное, обладает повышенной помехоустойчивостью, но по сравнению с последним характеризуетс  более высокой устойчивостью функционировани  и повышенным быстродействием . Указаннью преимущества привод т к снижению ущерба от неправильных действий релейной защиты. Формула изобретени  Реле направлени  мощности, содержащее блок совпадени  положительных знаков электрических величин, блок совпадени  отрицательных знаков электрических величин и последовательно включенные интегратор и пороговый элемент, выход которого  вл етс  выходом реле,отличающеес   тем, что, с целью повышени  устойчивости функционировани , дополнительно введены сумматор, два элемента пам ти, два логических элемента ИЛИ, триггер и блок предварительной установки, при этом выход каждого из блоков совпадени  положительных (отрицательных) знаков электрических величин подключен к одному из входов блока предварительной установки и одному из входов соответствующего элемента пам ти, выходы которых подключены к входам триггера сумматора, подключенного выходом к входу интегратора, выход упом нуого блока предварительной установки одключен к одному из входов обоих лементов ИЛИ, к другим входам котоых подключены соответствующие выхо-(

   710032278

   ды триггера, а выходы элементов ИЛИ Ь Авторское свидетельство СССР подключены к другим входам соответствующих элементов пам ти.

   Источники информации, прин тые во внимание при экспертизе Фuг.f

   по за вке № 25 80б6/2«-07,

   кл. Н 02 Н 3/38, от 11.11.1977.
2. 2. Авторское свидетельство СССР 5 по за вке ff 29393 6/2 -07,

   кл. Н 02 Н 3/38, от 13.06.1980. Выход