SE513072C2 - Making micro-mechanical components, e.g. accelerometers - Google Patents

Making micro-mechanical components, e.g. accelerometers

Info

Publication number
SE513072C2
SE513072C2 SE9601777A SE9601777A SE513072C2 SE 513072 C2 SE513072 C2 SE 513072C2 SE 9601777 A SE9601777 A SE 9601777A SE 9601777 A SE9601777 A SE 9601777A SE 513072 C2 SE513072 C2 SE 513072C2
Authority
SE
Sweden
Prior art keywords
layer
substrate
holes
sacrificial layer
etched
Prior art date
Application number
SE9601777A
Other languages
Swedish (sv)
Other versions
SE9601777L (en
SE9601777D0 (en
Inventor
Haakan Elderstig
Christian Vieider
Original Assignee
Acreo Ab
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Acreo Ab filed Critical Acreo Ab
Priority to SE9601777A priority Critical patent/SE513072C2/en
Publication of SE9601777D0 publication Critical patent/SE9601777D0/en
Publication of SE9601777L publication Critical patent/SE9601777L/en
Publication of SE513072C2 publication Critical patent/SE513072C2/en

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H01L21/30608—Anisotropic liquid etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • General Chemical & Material Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Pressure Sensors (AREA)
  • Micromachines (AREA)

Abstract

Creating cavities in an etchable material beneath a membrane comprises depositing a mask layer onto a substrate, forming two or more holes in the mask layer, etching the substrate by bringing it into contact with an etching liquid in the mask holes and optionally sealing the resulting cavities. A monocrystalline silicon substrate (1) is used, onto which a sacrificial etchable material layer is applied to cover part of the substrate surface or come to lie within the substrate beneath this surface. A cover layer (4) is applied onto the substrate surface layer and covers the sacrificial layer too. A pattern of small holes (2) is etched into the cover layer and then an etching liquid that can etch away the sacrificial layer without etching the cover layer is applied via the holes in order to remove the sacrificial layer. Anisotropic silicon is applied onto the substrate through the resulting holes up to fill the cavity as far down as a crystal plane (9) in the monocrystalline silicon. A layer can be deposited over the substrate surface to cover the holes. An accelerometer comprising a monocrystalline silicon wafer substrate, a weight supported by a membrane and an indicator for measuring elongation in the membrane, is also claimed. The weight layer comprises boron-doped monocrystalline silicon. The membrane comprises a layer deposited onto the silicon substrate after part of it has been doped with boron and holes in the membrane allow a cavity to be etched in the silicon substrate beneath the weight layer. A cover layer is deposited to seal the holes and cavity. The indicator is deposited onto the cover layer to extend between an outer region of the membrane and part of the cover layer lying outside the cavity.

Description

15 20 25 30 35 513 072 nierad volym beroende på svårigheten att styra etsprocessen och som har buktade begränsningsytor. Det är även möjligt att efter en isotrop etsning etsa med en anisotrop ets för att erhålla en kavitet med plana begränsningytor, men problemet med att styra dess utbredning och volym kvarstår. 15 20 25 30 35 513 072 volume due to the difficulty of controlling the etching process and having curved boundary surfaces. It is also possible after an isotropic etching to etch with an anisotropic etch to obtain a cavity with flat boundary surfaces, but the problem of controlling its spread and volume remains.

Det föreligger ett önskemål att åstadkomma stora kaviteter under ett membran, där kavitetens utbredning och form i för- hållande till substratet kan styras med stor precision.There is a desire to provide large cavities under a membrane, where the extent and shape of the cavity in relation to the substrate can be controlled with great precision.

Föreliggande uppfinning innefattar en lösning som uppfyller detta önskemål.The present invention includes a solution that fulfills this desire.

Föreliggande uppfinning hänför sig således till ett förfa- rande för tillverkning av kaviteter under ett membran i ett etsbart material, där ett maskskikt deponeras på ett sub- strat, varefter två eller flera hål upptages i maskskiktet, varefter substratet etsas medelst en etsvätska genom nämnda hål så att kaviteten bildas och varefter nämnda hål eventu- ellt förslutes, där substratet består av monokristallint ki- sel, där ett offerlager av etsbart material bringas att an- ordnas ovanpå en del av substratytan eller alternativt ner i substratet från nämnda del av substratytan, där ett täckskikt påläggs över substratytan inklusive över offerlagret, där täckskiktet mönstras med små öppningar som motsvarar de nämn- da hålen, där täckskiktet etsas så att nämnda hål genom detta bildas, etsar bort täckskiktet bringas att verka genom hålen så att offerlagret bortetsas, där en anisotrop kiselets bringas att där en ets som etsar bort offerlagret men som inte verka genom nämnda hål till dess etsningen avstannar vid ett kristallplan i monokislet och där hålen eventuellt förslutes medelst ett skikt som deponeras över substratytan, och utmär- kes av, att ett offerlager anordnas som etsas av den ets som är anisotrop för monokislet.The present invention thus relates to a method for manufacturing cavities under a membrane in an etchable material, where a mask layer is deposited on a substrate, after which two or more holes are taken up in the mask layer, after which the substrate is etched by means of an etching liquid through said hole. so that the cavity is formed and then said hole is optionally closed, where the substrate consists of monocrystalline silicon, where a sacrificial layer of etchable material is arranged on top of a part of the substrate surface or alternatively down into the substrate from said part of the substrate surface, where a cover layer is applied over the substrate surface including over the sacrificial layer, where the cover layer is patterned with small openings corresponding to said holes, where the cover layer is etched so that said holes are thereby formed, etching away the cover layer is caused to act through the holes so that an sacrificial layer is etched the silicon is brought to where an etch which etches away the sacrificial layer but which does not act through said hole until its etching no one stops at a crystal plane in the monosilicon and where the holes are possibly closed by means of a layer which is deposited over the substrate surface, and is characterized in that a sacrificial layer is arranged which is etched by the etch which is anisotropic to the monosilicon.

Nedan beskrives uppfinningen närmare, delvis i samband med ett på bifogade ritning visat utföringsexempel av uppfin- 10 15 20 25 30 35 513 072 ningen, där - figur 1 - 6 visar de principiella processtegen enligt upp- finningen - figur 7 - 13 visar hur uppfinningen utnyttjas för att tillverka en mikromekanisk komponent enligt uppfinningen - figur 14 - 16 visar modifierade processteg enligt uppfin- ningen.The invention is described in more detail below, partly in connection with an exemplary embodiment of the invention shown in the accompanying drawing, in which - Figures 1 - 6 show the principal process steps according to the invention - Figures 7 - 13 show how the invention is used to manufacture a micromechanical component according to the invention - figure 14 - 16 shows modified process steps according to the invention.

I figur 1 - 6 visas föreliggande förfarande för tillverkning av kaviteter under ett membran i ett etsbart material, varvid ett maskskikt 4 deponeras pà ett substrat 1, varefter tvà el- ler flera häl 2 upptages i maskskiktet, varefter substratet etsas medelst en etsvätska genom nämnda häl 2 så att kavite- ten 3 bildas och varefter nämnda hàl_eventuellt förslutes.Figures 1-6 show the present method for manufacturing cavities under a membrane in an etchable material, wherein a mask layer 4 is deposited on a substrate 1, after which two or more heels 2 are taken up in the mask layer, after which the substrate is etched by means of an etching liquid through said heel 2 so that the cavity 3 is formed and after which the said hàl_possibly closes.

Enligt uppfinningen består substratet 1 av monokristallint kisel med kristallorienteringen (100).According to the invention, the substrate 1 consists of monocrystalline silicon with the crystal orientation (100).

Enligt en första utföringsform av uppfinningen deponeras i ett första steg, se figur 1, ett offerlager 5 av etsbart material pà substratets 1 yta. Exempelvis och enligt en före- dragen utföringsform utgöres offerlagret 5 av polykisel.According to a first embodiment of the invention, in a first step, see figure 1, a sacrificial layer 5 of etchable material is deposited on the surface of the substrate 1. For example, and according to a preferred embodiment, the sacrificial layer 5 consists of polysilicon.

Offerlagret bringas att vara tunt, företrädesvis 0.05 mikro- meter till 2 mikrometer.The sacrificial layer is made to be thin, preferably 0.05 micrometers to 2 micrometers.

I ett andra steg mönstras offerlagret 5 genom att exempelvis en fotoresist deponeras genom spinndeponering. Fotoresisten exponeras pà konventionellt sätt genom en mask, varefter den belysta fotoresisten tvättas bort. Företrådesvis utgöres mönstret av rektanglar, men även andra former kan tänkas.In a second step, the sacrificial layer 5 is patterned by, for example, depositing a photoresist by spin deposition. The photoresist is exposed in a conventional manner through a mask, after which the illuminated photoresist is washed away. Preferably, the pattern consists of rectangles, but other shapes are also conceivable.

I ett tredje steg etsas offerlagret, företrädesvis medelst en plasmaets av reaktiv jontyp, s.k, RIE - etsning, se figur 2.In a third step, the sacrificial layer is etched, preferably by means of a reactive ion type plasma, so-called RIE etching, see Figure 2.

Figur 2 visar situationen efter det tredje steget. Vid ets- ningen bör man etsa helt igenom polykiselskiktet, men helst inte etsa monokislet. Om monokislet etsas i det tredje steget ger detta nämligen upphov till ett onödigt högt steg där mem- 10 15 20 25 30 35 513 072 branet, som bildas senare, kan spricka.Figure 2 shows the situation after the third step. When etching, one should etch completely through the polysilicon layer, but preferably not etch the monosilicon. Namely, if the monosilicon is etched in the third step, this gives rise to an unnecessarily high step where the membrane, which is formed later, can crack.

I ett fjärde steg pàlägges ett täckskikt 4, vilket ovan be- nämnts maskskikt, över substratytan inklusive över offerlag- ret, se figur 3. Enligt en föredragen utföringsform utgöres täckskiktet av ett nitridlager, d.v.s. kiselnitrid.In a fourth step, a cover layer 4, as mentioned above, is applied to the mask layer, over the substrate surface including over the sacrificial layer, see Figure 3. According to a preferred embodiment, the cover layer consists of a nitride layer, i.e. silicon nitride.

Täckskiktet 4 utföres lämpligen med en tjocklek av cirka 1 mikrometer. Lämpligen deponeras nitriden med LPVCD-teknik.The cover layer 4 is suitably made with a thickness of about 1 micrometer. Preferably, the nitride is deposited with LPVCD technology.

I ett femte steg mönstras täckskiktet 4 med en fotoresist till små ytor som motsvarar de nämnda hålen 2.In a fifth step, the cover layer 4 is patterned with a photoresist to small areas corresponding to the mentioned holes 2.

I ett sjätte steg etsas täckskiktet 4, exempelvis med RIE- ets, så att nämnda hål 2 genom täckskiktet bildas. Situatio- nen efter det sjätte steget visas i figur 4.In a sixth step, the cover layer 4 is etched, for example with the RIE etch, so that said hole 2 is formed through the cover layer. The situation after the sixth step is shown in Figure 4.

Hålen 2 har lämpligen en håldiameter eller ett minsta längd- mått av omkring 2 mikrometer. Hålen 2 kan vara avlånga, sneda eller ha vilken form som helst. Enligt en föredragen utfö- ringsform bringas nämnda hål att ha rund, kvadratisk eller rektangulär form. Hålen skall inte vara för stora eftersom de då kan vara svåra att försluta i ett senare steg. Ett typiskt avstånd mellan hålen kan vara 4 mikrometer från centrum till Cent rum .The holes 2 suitably have a hole diameter or a minimum length of about 2 micrometers. The holes 2 can be oblong, oblique or have any shape. According to a preferred embodiment, said holes are made to have a round, square or rectangular shape. The holes should not be too large as they can then be difficult to close at a later stage. A typical distance between the holes can be 4 micrometers from the center to the Cent room.

I stället för ett nitridskikt kan ett annat lämpligt material väljas som täckskikt. Det väsentliga är att täckskiktet kan etsas så att nämnda hål uppstår samtidigt som en ets för offerlagret och för monokislet inte etsar täckskiktet. Exem- pelvis kan täckskiktet i stället utgöras av kiseldioxid.Instead of a nitride layer, another suitable material can be chosen as the cover layer. The essential thing is that the cover layer can be etched so that said hole arises at the same time as an etching for the sacrificial layer and for the monosilicon does not etch the cover layer. For example, the cover layer can instead consist of silica.

I ett sjunde steg bringas en ets som etsar bort offerlagret 5 men som inte etsar bort täckskiktet 4 att verka genom hålen så att den kvarvarande delen av offerlagret 5 bortetsas.In a seventh step, an etch which etches away the sacrificial layer 5 but which does not etch away the cover layer 4 is caused to act through the holes so that the remaining part of the sacrificial layer 5 is etched away.

Efter det att offerlagret bortetsats föreligger ett membran 6 10 15 20 25 30 35 513 072 med hål 2. Under membranet 6 föreligger ett utrymme 7 som be- gränsas av monokislets övre yta, vilket är markerat med den streckade linjen 8 i figur 5. Bildandet av detta utrymme är grundtanken i föreliggande uppfinning.After the sacrificial layer has been etched away, there is a membrane 6 10 15 20 25 30 35 513 072 with holes 2. Below the membrane 6 there is a space 7 which is delimited by the upper surface of the monokisle, which is marked with the dashed line 8 in figure 5. The formation of this space is the basic idea of the present invention.

I ett åttonde steg bringas en anisotrop kiselets att verka genom nämnda hål 2 till dess etsningen avstannar vid ett kristallplan 9 i monokislet 1. Detta illusteras i figur 5.In an eighth step, an anisotropic silicon is caused to act through said hole 2 until the etching stops at a crystal plane 9 in the monosilicon 1. This is illustrated in Figure 5.

Den anisotropt verkande etsen kan exempelvis vara KOH eller tetrametylammoniumhydroxid. Vid användande av någon av dessa etsar kommer polykislet att etsas helt utan begränsningar, d.v.s. genom hålen i nitridskiktet och åt sidorna så att en gemensam kavitet 7 bildas under membranet 6. Kiseletsen etsar därefter monokristallint kisel utom just vid kanterna av det forna skiktet av polykisel. Där stöter den nämligen på ett kristallplan med (111)-orientering. När etsprocessen fortsät- ter kommer det att bildas V-formade spår eller pyramidformade gropar beroende på utbredningen av offerlagret enligt figur 2, vilka spår eller gropar begränsas av (111)-plan 9, såsom visas i figur 5.The anisotropic etch may be, for example, KOH or tetramethylammonium hydroxide. When using any of these etchers, the polysilicon will be etched completely without restrictions, i.e. through the holes in the nitride layer and to the sides so that a common cavity 7 is formed below the membrane 6. The silicon etch then etches monocrystalline silicon except just at the edges of the former layer of polysilicon. There it encounters a crystal plane with (111) orientation. As the etching process continues, V-shaped grooves or pyramid-shaped pits will be formed depending on the extent of the sacrificial layer according to Figure 2, which grooves or pits are bounded by (111) plane 9, as shown in Figure 5.

I ett eventuellt nionde steg förslutes hålen 2 medelst ett skikt 10 som deponeras över substratytan. Skiktet 10 kan vara ett nitridlager, ett oxidlager eller ett lager av annat lämp- ligt material. Ett föredraget material är tetraetylortosili- kat (TEOS). Skikttjockleken bör vara större än radien på hå- len i membranet. Strukturen har härvid en slät överyta som lämpar sig för många sorters vidareprocessing.In a possible ninth step, the holes 2 are closed by means of a layer 10 which is deposited over the substrate surface. The layer 10 may be a nitride layer, an oxide layer or a layer of other suitable material. A preferred material is tetraethylorthosilicate (TEOS). The layer thickness should be greater than the radius of the hole in the membrane. The structure has a smooth upper surface which is suitable for many types of further processing.

I stället för att pålägga ett offerskikt enligt vad som ovan beskrivits kan nämnda offerlager bildas i substratet från dess yta och ned till ett förutbestämt djup i substratet, vilket offerlager utgörs av amorft kisel som bringas att bil- das genom att substratet dopas eller bestrålas med en känd metod. Denna andra utföringsform av uppfinningen illustreras i figurerna 14 - 16. 10 15 20 25 30 35 513 072 Ett offerlager 40 bildas därvid i själva substratet 1. Offer- lagrets utbredning visas med streckade linjer i figurerna 14 och 15. Detta offerlager av amorft kisel kan åstadkommas på olika sätt. Exempelvis kan substratets yta där amorft kisel skall bildas dopas eller bestrålas med elektroner eller med en laser. För det fall en mask behövs för att avgränsa det område som skall bestrálas kan masken utgöras av ett metalla- ger som mönstras och etsas eller av en metallfolie med en öppning motsvarande nämnda område som läggs på substratet.Instead of applying a sacrificial layer as described above, said sacrificial layer can be formed in the substrate from its surface down to a predetermined depth in the substrate, which sacrificial layer consists of amorphous silicon which is formed by doping or irradiating the substrate with a known method. This second embodiment of the invention is illustrated in Figures 14 - 16. A sacrificial layer 40 is then formed in the substrate 1 itself. The extent of the sacrificial layer is shown in broken lines in Figures 14 and 15. This sacrificial layer of amorphous silicon can achieved in different ways. For example, the surface of the substrate where amorphous silicon is to be formed can be doped or irradiated with electrons or with a laser. In case a mask is needed to delimit the area to be irradiated, the mask may consist of a metal layer which is patterned and etched or of a metal foil with an opening corresponding to said area which is laid on the substrate.

Ett föredraget sätt är att laserbestråla substratet, varvid någon mask inte behövs därför att lasern bringas att avlänkas så att nämnda område bestrålas.A preferred method is to laser irradiate the substrate, no mask being needed because the laser is caused to deflect so that said area is irradiated.

Djupet på nämnda offerskikt av amorft kisel kan vara detsamma som tjockleken av ovan nämnda pàlagda offerskikt.The depth of said sacrificial layer of amorphous silicon may be the same as the thickness of the above-mentioned deposited sacrificial layer.

Efter det att nämnda amorfa kisel bildats genomföres de ovan angivna sjätte till nionde stegen, vilket illustreras i figu- rerna 15 och 16. Figurerna 15 och 16 motsvarar figurerna 4 och 6. Amorft kisel etsas bàde av en ets som etsar monokris- tallint kisel isotropt och en ets som etsar anisotropt.After the formation of said amorphous silicon, the above-mentioned sixth to ninth steps are carried out, as illustrated in Figures 15 and 16. Figures 15 and 16 correspond to Figures 4 and 6. Amorphous silicon is etched both by an etch which etches monocrystalline silicon isotropically and an etch that etches anisotropically.

Som ovan nämnts erfordras för att åstadkomma en hög precision vid etsningen av monokislet och sålunda erhålla precisions- strukturer användning av en anisotropt verkande ets. Eftersom en anisotrop ets verkar så att etsningen avstannar när vissa kristallplan etsats fram, kommer när etsen verkar genom ett antal små närliggande hål endast små pyramidformade gropar att bildas under varje hål. Dessa gropar kommer således inte att stå i förbindelse med varandra och följaktligen avstannar etsningen.As mentioned above, in order to achieve a high precision in the etching of the monosilicon and thus obtain precision structures, the use of an anisotropically acting etch is required. Since an anisotropic etch acts so that the etching stops when certain crystal planes are etched, when the etch acts through a number of small adjacent holes, only small pyramid-shaped pits will be formed below each hole. These pits will thus not be in communication with each other and consequently the etching stops.

Genom att bilda nämnda utrymme 7 före det att den anisotropa etsningen av monokislet startas kommer en djup V-formad kavi- tet 3 att bildas pà ovan beskrivet sätt. Genom att undvika en isotropt verkande ets vid bortetsandet av offerlagret erhål- les mycket väldefinierade kanter runt utrymmet 7. 10 15 20 25 30 35 513 072 Det är således utbildandet av utrymmet 7, genom att anordna ett offerlager som mönstras och etsas enligt figur 2 eller som utbildas i själva substratet, vilket offerlager sedan bortetsas under membranet, som en precisionsstruktur bildas.By forming said space 7 before the anisotropic etching of the monosilicon is started, a deep V-shaped cavity 3 will be formed in the manner described above. By avoiding an isotropically acting etch in the removal of the sacrificial layer, very well-defined edges are obtained around the space 7. It is thus the formation of the space 7, by arranging a sacrificial layer which is patterned and etched according to Figure 2 or which is formed in the substrate itself, which sacrificial layer is then etched away under the membrane, as a precision structure is formed.

Det är även möjligt att använda mikrokristallint kisel som offerlager. Väsentligt är dock att inte använda epitaxiellt kisel som offerlager.It is also possible to use microcrystalline silicon as a sacrificial layer. It is important, however, not to use epitaxial silicon as a sacrificial layer.

Generellt kan andra icke här nämnda material användas som offerlager bara de etsas pà beskrivet sätt, d.v.s. att mate- rialet är kompatibelt med övriga processteg.In general, other materials not mentioned here can be used as sacrificial layers only if they are etched in the manner described, i.e. that the material is compatible with other process steps.

Det är uppenbart att olika material kan användas för att àstadkomma en precisionsstruktur i mönokislet under utnytt- jande av tekniken att medelst ett offerlager àstadkomma ett utrymme 6 för att möjliggöra en anisotrop etsning av monokis- let, membran. Föreliggande uppfinning är inte begränsad till nàgon och därvid àstadkomma en väldefinierad kavitet under ett speciell materialkombination och speciella etser för att àstadkomma det nyss sagda.It is obvious that different materials can be used to achieve a precision structure in the monocilicon, using the technique of creating a space 6 by means of a sacrificial layer to enable anisotropic etching of the monocilicon, membrane. The present invention is not limited to any one thereby providing a well-defined cavity under a particular material combination and special etchers to accomplish what has just been said.

Genom föreliggande uppfinning kan bulkmikrostrukturer till- verkas.By means of the present invention, bulk microstructures can be manufactured.

Genom att en monokristallin skiva utgör substrat är den be- skrivna processen kompatibel med VLSI-processing, varvid in- tegrerad elektronik kan byggas upp pà samma chip som kavite- ten.Because a monocrystalline disk forms a substrate, the process described is compatible with VLSI processing, whereby integrated electronics can be built on the same chip as the cavity.

Ett exempel pà en komponent som uppbygges under användande av det ovan beskrivna förfarandet beskrives nedan i samband med figur 7 - 12. Komponenten är en accelerometer.An example of a component constructed using the method described above is described below in connection with Figures 7 - 12. The component is an accelerometer.

I figur 1 illustreras en monokiselskiva 21 som oxiderats sä att ett oxidlager 22 bildats. Oxiden är lämpligen kiseldiox- id. Därefter mönstras och etsas oxiden så att en öppning 23 i 10 15 20 25 30 35 513 072 oxidlagret bildas.Figure 1 illustrates a monosilicon disk 21 which has been oxidized so that an oxide layer 22 is formed. The oxide is suitably silica. Thereafter, the oxide is patterned and etched so that an opening 23 in the oxide layer is formed.

Därefter dopas kislet som exponeras i öppningen 23 med Bor.Then the silicon exposed in the opening 23 is doped with Boron.

Det är nödvändigt med en hög koncentration av Bor, exempelvis 10"/cnf. Därför används gasfasdeponering och indrivning vid en hög temperatur. Detta illusteras i figur 8, där en bordo- pad volym 24 erhållits.It is necessary to have a high concentration of Boron, for example 10 "/ cnf. Therefore, gas phase deposition and collection at a high temperature is used. This is illustrated in Figure 8, where a boron-topped volume 24 has been obtained.

Sedan etsas oxidlagret 22 bort, varefter ett offerlager av polykristallint kisel deponeras. Offerlagret kan ha en tjock- lek av 0.1 - 1.0 mikrometer. Offerlagret mönstras och etsas så att ett antal ytor 25, 26 av offerlagret återstår, se fi- gur 9.The oxide layer 22 is then etched away, after which a sacrificial layer of polycrystalline silicon is deposited. The sacrificial layer can have a thickness of 0.1 - 1.0 micrometers. The sacrificial layer is patterned and etched so that a number of surfaces 25, 26 of the sacrificial layer remain, see figure 9.

Ett blivande membran 33 av kiselnitrid 27 deponeras, mönstras såsom ovan beskrivits, så att hål 28 bildas genom och ovanpå offerlagret 26. Nitridlagret kan ha en och etsas, nitriden tjocklek av 1 mikrometer. Hàlen är lämpligen cirkulära med en diameter av 1 - 2 mikrometer.A future membrane 33 of silicon nitride 27 is deposited, patterned as described above, so that holes 28 are formed through and on top of the sacrificial layer 26. The nitride layer may have one and etched, the nitride thickness of 1 micrometer. The tails are suitably circular with a diameter of 1-2 micrometers.

Därefter etsas polykislet 26 och substratet 21 av monokisel genom hålen 28 på ovan beskrivet sätt, exempelvis med KOH, varvid etsningen avstannar pà (111)-planen. Härvid bildas en kavitet 32 under membranet. Den kraftigt bordopade volymen 24 etsas inte alls eller åtminstone väldigt långsamt. På grund av den bordopade volymens utformning i förhållande till sub- stratets tjocklek och orientering i förhållande till kisel- kristallens orientering kommer det odopade kislet att etsas även under den bordopade volymen, såsom illustreras i figur ll. Den bordopade volymen utgör nu en massa som kan röra sig upphängd i membranet under inverkan av accelerations- resp. retardationskrafter verkande på massan. Vid sådan rörelse sker töjningar i membranet.Thereafter, the polysilicon 26 and the substrate 21 of monosilicon are etched through the holes 28 in the manner described above, for example with KOH, the etching stopping on the (111) plane. A cavity 32 is formed below the membrane. The heavily table-top volume 24 is not etched at all or at least very slowly. Due to the shape of the table-doped volume in relation to the thickness and orientation of the substrate in relation to the orientation of the silicon crystal, the undoped silicon will also be etched below the table-doped volume, as illustrated in Figure 11. The table-doped volume now constitutes a mass that can move suspended in the membrane under the influence of acceleration resp. deceleration forces acting on the mass. During such movement, the membrane is stretched.

Därefter deponeras ytterligare nitrid 29 för att försluta hålen 28. lx lO 15 20 513 072 Det är nu möjligt att utföra de konventionella momenten inom VLSI-tekniken eller sensorprocessing som krävs för att till- verka resistiva töjningsgivare 30, 31 pà membranet. Enligt ett utförande kan piezoresistiva töjningsgivare åstadkommas på känt sätt genom att ett skikt av polykisel deponeras och dopas samt mönstras och etsas. Töjningsgivarna förses sedan med kontakter pá sedvanligt sätt.Thereafter, additional nitride 29 is deposited to close the holes 28. It is now possible to perform the conventional steps in VLSI technology or sensor processing required to make resistive strain gauges 30, 31 on the membrane. According to one embodiment, piezoresistive strain gauges can be achieved in a known manner by depositing and doping a layer of polysilicon and patterning and etching. The strain gauges are then provided with contacts in the usual way.

Det bordopade området har lämpligen formen av en kvadrat som roterats 45 grader för att underlätta underetsningen, se fi- gur 13. I figur 13 visas fyra stycken piezoresistiva töj- ningsgivare 34.The table-doped area is suitably in the form of a square rotated 45 degrees to facilitate etching, see Figure 13. Figure 13 shows four piezoresistive strain gauges 34.

Det är uppenbart att en mängd olika sensorer och mikromeka- niska komponenter kan tillverkas under utnyttjande av före- liggande uppfinning. Vidare kan som ovan nämnts ett antal olika material och etsar begagnas.It is obvious that a variety of sensors and micromechanical components can be manufactured using the present invention. Furthermore, as mentioned above, a number of different materials and etchings can be used.

Föreliggande uppfinning skall därför inte anses begränsad till ovan angivna utföringsformer utan kan varieras inom dess av bifogade patentkrav angivna ram.The present invention should therefore not be construed as limited to the above embodiments but may be varied within the scope of the appended claims.

Claims (6)

10 15 20 25 30 35 513. 072 10 Bateukray.10 15 20 25 30 35 513. 072 10 Bateukray. 1. Förfarande för tillverkning av kaviteter under ett mem- bran i ett etsbart material, där ett maskskikt deponeras pà ett substrat, varefter tvà eller flera hàl upptages i mask- skiktet, varefter substratet etsas medelst en etsvätska genom nämnda hàl sà att kaviteten bildas och varefter nämnda hål eventuellt förslutes, där substratet består av monokristal- lint kisel (1), där ett offerlager (5;40) av etsbart material bringas att anordnas ovanpà en del av substratytan eller alternativt ner i substratet fràn nämnda del av substratytan, där ett täckskikt (4) pàläggs över substratytan inklusive där täckskiktet (4) öppningar som motsvarar de nämnda hälen, där täckskiktet (4) över offerlagret (5;40), mönstras med smà etsas sà att nämnda häl (2) genom detta bildas, där en ets (5;40) men som inte etsar bort sà att offerlagret (5;40) bortetsas, där en anisotrop kiselets som etsar bort offerlagret täckskiktet (4) bringas att verka genom hålen (2) bringas att verka genom nämnda hål (2) till dess etsningen avstannar vid ett kristallplan (9) i monokislet och där hålen (2) eventuellt förslutes medelst ett skikt (10) som deponeras att ett offerlager (5;40) anordnas som etsas av den ets som är ani- över substratytan, k ä n n e t e c k n a t a v, sotrop för monokislet (1).A method of making cavities below a membrane in an etchable material, wherein a mesh layer is deposited on a substrate, after which two or more holes are taken up in the mesh layer, after which the substrate is etched by means of an etching liquid through said hole so that the cavity is formed and after which said hole is optionally closed, where the substrate consists of monocrystalline silicon (1), where a sacrificial layer (5; 40) of etchable material is caused to be arranged on top of a part of the substrate surface or alternatively down into the substrate from said part of the substrate surface, where a cover layer (4) is applied over the substrate surface including where the cover layer (4) openings corresponding to said heel, where the cover layer (4) over the sacrificial layer (5; 40) is patterned with small etch so that said heel (2) is thereby formed, where a etched (5; 40) but which does not etch away so that the sacrificial layer (5; 40) is etched away, where an anisotropic silicon etching away the sacrificial layer cover layer (4) is caused to act through the holes (2) is caused to act through said hole (2) Until then the etching stops at a crystal plane (9) in the monosilicate and where the holes (2) are optionally closed by means of a layer (10) which is deposited so that a sacrificial layer (5; 40) is arranged which is etched by the etch which is ani over the substrate surface, characterized by , sotrop for monokislet (1). 2. att ett polykiselskikt pàlägges utgörande offerlager (5). Förfarande enligt krav l, k ä n n e t e c k n a t a v,2. that a polysilicon layer is imposed as a sacrificial layer (5). A method according to claim 1, k e n n e t e c k n a t a v, 3. k ä n n e t e c k n a t a v, att offerlagret (5) deponeras pà substratytan, Förfarande enligt krav l eller 2, av att offerlagret (5) mönstras och i ett tredje steg etsas till önskad storlek, varefter nämnda täckskikt (4) pàläggs över substratytan inklusive över offerlagret (5).3. characterized in that the sacrificial layer (5) is deposited on the substrate surface, Method according to claim 1 or 2, in that the sacrificial layer (5) is patterned and etched in a third step to the desired size, after which said cover layer (4) is applied over the substrate surface including over the sacrificial store (5). 4. _ k ä n n e t e c k- n a t täckskikt (4). 2 eller 3, a v, att ett nitridlager pàlägges utgörande nämnda Förfarande enligt krav 1, 513 072 ll4. _ k ä n n e t e c k- n a t cover layer (4). 2 or 3, a v that a nitride layer is imposed constituting said Method according to claim 1, 513 072 ll 5. Förfarande enligt något av föregående krav, k à n n e - t e c k n a t a v, att offerlagret (5;40) bringas att vara 5 tunt, företrädesvis 0.05 mikrometer till 2 mikrometer.A method according to any one of the preceding claims, characterized in that the sacrificial layer (5; 40) is made to be thin, preferably 0.05 micrometers to 2 micrometers. 6. Förfarande enligt något av föregående krav, k à n n e - t e c k n a t a v, att nämnda hål (2) bringas att ha rund, kvadratisk eller rektangulär form.A method according to any one of the preceding claims, characterized in that said hole (2) is made to have a round, square or rectangular shape.
SE9601777A 1996-05-09 1996-05-09 Making micro-mechanical components, e.g. accelerometers SE513072C2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SE9601777A SE513072C2 (en) 1996-05-09 1996-05-09 Making micro-mechanical components, e.g. accelerometers

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SE9601777A SE513072C2 (en) 1996-05-09 1996-05-09 Making micro-mechanical components, e.g. accelerometers

Publications (3)

Publication Number Publication Date
SE9601777D0 SE9601777D0 (en) 1996-05-09
SE9601777L SE9601777L (en) 1997-11-10
SE513072C2 true SE513072C2 (en) 2000-07-03

Family

ID=20402517

Family Applications (1)

Application Number Title Priority Date Filing Date
SE9601777A SE513072C2 (en) 1996-05-09 1996-05-09 Making micro-mechanical components, e.g. accelerometers

Country Status (1)

Country Link
SE (1) SE513072C2 (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1130631A1 (en) 2000-02-29 2001-09-05 STMicroelectronics S.r.l. Process for forming a buried cavity in a semiconductor material wafer
EP1279639A3 (en) * 2001-07-24 2004-03-31 Dalsa Semiconductor Inc. Micro-fluidic devices
WO2005067021A1 (en) * 2003-12-30 2005-07-21 Intel Corporation An amorphous etch stop for the anisotropic etching of substrates

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1130631A1 (en) 2000-02-29 2001-09-05 STMicroelectronics S.r.l. Process for forming a buried cavity in a semiconductor material wafer
EP1279639A3 (en) * 2001-07-24 2004-03-31 Dalsa Semiconductor Inc. Micro-fluidic devices
US6825127B2 (en) 2001-07-24 2004-11-30 Zarlink Semiconductor Inc. Micro-fluidic devices
WO2005067021A1 (en) * 2003-12-30 2005-07-21 Intel Corporation An amorphous etch stop for the anisotropic etching of substrates

Also Published As

Publication number Publication date
SE9601777L (en) 1997-11-10
SE9601777D0 (en) 1996-05-09

Similar Documents

Publication Publication Date Title
US6428713B1 (en) MEMS sensor structure and microfabrication process therefor
US9458009B2 (en) Semiconductor devices and methods of forming thereof
US5883012A (en) Method of etching a trench into a semiconductor substrate
US7268463B2 (en) Stress release mechanism in MEMS device and method of making same
US8003422B2 (en) Micro-electro-mechanical system device and method for making same
EP2278340A1 (en) Wafer process flow for a high performance MEMS accelerometer
JP5602761B2 (en) Micro-electromechanical system device having separated microstructure and manufacturing method thereof
EP2489629B1 (en) Mems device having variable gap width and method of manufacture
US7932118B2 (en) Method of producing mechanical components of MEMS or NEMS structures made of monocrystalline silicon
US20090255339A1 (en) Resonant accelerometer with low sensitivity to package stress
US7237316B2 (en) Method for fabricating a three-dimensional acceleration sensor
US7232701B2 (en) Microelectromechanical (MEM) device with a protective cap that functions as a motion stop
US6225140B1 (en) CMOS compatable surface machined pressure sensor and method of fabricating the same
US9070699B2 (en) Micromachined structures
US7976714B2 (en) Single SOI wafer accelerometer fabrication process
IT202000011755A1 (en) MANUFACTURING PROCESS OF A MICRO-ELECTRO-MECHANICAL DEVICE, IN PARTICULAR MOVEMENT SENSOR WITH CAPACITIVE COMMAND/DETECTION, AND RELATED MEMS DEVICE
WO2020177339A1 (en) Pressure sensor and manufacturing method therefor
KR100732698B1 (en) A method for fabricating a micro structures with multi thickness
JP7196891B2 (en) MEMS elements with increased density
US6365056B1 (en) Method for producing a suspended element in a micro-machined structure
KR100817813B1 (en) A method for fabricating a micro structures with multi differential gap on silicon substrate
SE513072C2 (en) Making micro-mechanical components, e.g. accelerometers
CN117069053A (en) Semiconductor device and method for manufacturing the same
CN210559358U (en) Pressure sensor
US6790699B2 (en) Method for manufacturing a semiconductor device

Legal Events

Date Code Title Description
NUG Patent has lapsed