SE425829B - Kopplingsnet som arbetar i tidsmultiplexteknik - Google Patents

Description

10 15 20 25 30 35 H0 7710966-8 _ där varje kopplingsgrupp är uppdelad i undergrupper, som vardera innefattar ett ingângsminne och ett utgångsminne, vilka är förbund- na med en för hela gruppen gemensam bussledning. Detta arrangemang uppvisar nackdelar beträffande den erforderliga minnesvolymen och även beträffande skyddet av bussledningarna av parallellförbind- ningar, vilka är känsliga för störningar. 7 Ändamålet med uppfinningen är att åstadkomma ett kopplingsnät som är enklare att använda och skydda.

Det för uppfinningen utmärkande framgår av den kännetecknande delen av patentkravet 1.

Kopplingsnätet enligt uppfinningen innefattar ett i M grupper uppdelat ingångssteg, ett i M grupper uppdelat utgângssteg och ett i N kopplingsgrupper uppdelat väljarsteg. Det innefattar vidare lin- jeutrustningar, ett ingångsminne i ingångssteget och ett utgångsmin- ne i utgångssteget. Nätet utmärks av att varje kopplingsgrupp inne- fattar ett särskilt minne, att samtliga ingångsminnen har åtkomst till varje kopplingsgruppminne via en kopplingsgrupp-multiplexor- väljare, varvid utgången på varje ingângsminne är multipelkopplad till en ingång på varje kopplingsgruppväljare, samt att samtliga kopplingsgruppminnen har åtkomst till varje utgångsminne via en mo- dulväljare, varvid utgången på varje kopplingsgruppminne är multi- pelkopplad till en ingång på varje modulväljare, och varvid hela kopplingsnätet är utan spärrning.

Enligt ett annat utmärkande drag för uppfinningen utnyttjas vid minnesadresseringen, som är multiplexerad för att möjliggöra adressering antingen via en gemensam adresserare eller via markerar- minnen, adderarkretsar som möjliggör automatiska adressförskjutning- ar i beroende av den modul eller den grupp som utgör källa eller destination för den information som skall läsas eller skrivas i min- net, varigenom styrningen av valet av kopplingsvägar igenom nätet förenklas.

I det följande kommer, i form av ett enkelt exempel, en utfö- ringsform av uppfinningen för tillämpning speciellt på ett kopp- lingsnät för en automatisk telegrafstation att närmare beskrivas under hänvisning till bifogade ritningar, där fig. 1 visar den all- männa uppbyggnaden av detta kopplingsnät, fig. 2 visar en ingångs- steggrupp med en kapacitet motsvarande 256 telegraflinjer, fig. 3 visar en utgångssteggrupp av samma kapacitet och fig. H visar de kretsar som beläggs av en telegrafförbindelse i nätet liksom adres- seringskretsarna. 10 20 25 30 35 UO 3 7710966-8 Det i fig. 1 visade kopplingsnätet innefattar ett ingångs- steg bestående av M ingångsgrupper EEG till EEM-1 och ett utgångs- steg bestående av M utgångsgrupper E80 till ESM-1. Mellan ingångs- steget och utgângssteget är N kopplingsgrupper GO till GN-1 anord- nade, vilka utgör väljarsteget. Hoplänkningen är av den fullstän- diga typen, dvs det existerar en förbindelse mellan varje ingångs- grupp och varje kopplingsgrupp, och mellan varje kopplingsgrupp och varje utgångsgrupp. Varje förbindelse är av parallelltyp och omfat- tar p trådar. I det speciella nedan beskrivna nätet är M = N = 16 och p~='N, varvid nätet parallellt befordrar 4 bitar för varje för- bindelse mellan en godtycklig ingång e och en godtyckling utgång ST på nätet. Varje ingängsgrupp har n ingångar och varje utgångs- grupp har n utgångar, varvid exempelvis n = 256. En ingångsgrupp EEj och en utgångsgrupp ESj är förenade i en och samma modul för att ett modulärt nät såsom vid huvudpatentet skall erhållas.

Pig. 2 visar en ingångsgrupp EEj med en kapacitet motsvarande 256 kanaler, som är förbundna med ingångarna eO till e7 på 32 väl- jare SAO till SA31, vilka består av multiplexorer med 8 ingångar som adresseras med hjälp av en gemensam adresserare AG. Denna adres- serare är klockstyrd till att avge 9 bitar med stigande vikter a, b, c, d, e, f, g, h, i, och dess kapacitet är sålunda 512 adresser.

Väljarna SAO till SA31 utnyttjar bitarna med vikterna e, f, g. De- ras 32 utgångar är länkade till fyra väljare SEO till SE3 av samma typ, vilka adresseras av bitarna med vikterna a, b, c. Slutligen är de fyra utgångarna från dessa väljare koncentrerade till två kana- ler via en omkopplare AE, som styrs av biten med vikten d. De två kanalerna är förbundna med ett till gruppen j hörande minne MEj.

Detta minne är uppdelat i två delar MA och MB, i vilka inskrivning sker simultant och utläsning successivt.

En omkopplare AI ansluter till minnet antingen de två från omkopplaren AE utgående kanalerna eller två kanaler, vilka härrör från andra organ som likaså utnyttjar kopplingsnätet (se huvudpa- tentet). Såsom framgår av huvudpatentet laddas minnet MA av 128 ord om H bitar via ett register RA med H positioner. De senaste in- formationerna inkommer till registret på ingången O och ingångarna 1-3 är förbundna med utgângarna a1-a3 från minnet MA, så att varje minnesord kan laddas med de 4 sista mottagna informationerna avse- ende en given kanal.

Minnet MB är uppbyggt på samma sätt och en utgångsväljare SS, som styrs av biten med vikten h från adresseraren AG, ger åtkomst 7710966-8 10 15 20 25 30 35 H0 till utgången S från steget antingen för minnet MA eller för minnet MB via ett buffertregister TE.

Vid en tillämpning med ett telegrafkopplingsnät kan de från linjeutrustningarna härrörande kanalerna vara försedda med felindi- keringstrådar för att förhindra störningar i nätet på grund av lin- jeutrustningsfel. Dessa trådar är-därvid anslutna till ingângarna fO-f7 på ytterligare väljare SFO-SF31 och länkade till väljare SFEO-SFE3 på samma sätt som för väljarna SAO-SA31 och SEO-SE3. Kon- centreringen till tvâ trådar sker via en omkopplare AF, som styr två omkopplare AA och AB, vilka kontrollerar åtkomsten till regist- ren RA och RB. Vid uppträdandet av ett fel âterinladdas biten a3 från minnet MA (eller b3 från MB) i registret RA (eller RB).

Pig. 3 visar en grupp ESj i utgångssteget. Minnet MSj i grup- pen ESj är uppdelat i två delar, MSA och MSB, vilka vardera omfat- tar 128 ord om 4 bitar och i vilka inskrivning sker successivt och utläsning simultant. För en given minnescell är läsfrekvensen fyra gånger så stor som skrivfrekvensen, eftersom varje cell lagrar ett ord om 4 bitar representerande H samplingar och en enda bit är samp- lad åt gången. Såsom beskrivs i huvudpatentet laddas minnet MSA, liksom minnet MSB, via sin ingång E och återinskrivs efter varje uttagning, så att det följande samplet erbjuds för den nästa uttag- ningen vid utgången a3.

En omkopplare AS ansluter till demultiplexerings- och integ- reringsutrustningen på utgångssidan: - antingen de tvâ utgângarna SA, SB från minnet MSj i och för äter- utsändning av de sampel som förmedlats igenom kopplingsnätet, - eller ett externt organ, exempelvis såsom i huvudpatentet en signaleringslogíkkrets LS anordnad för direktöverföring till en kanal.

Utgångsdemultiplexeringsutrustningen har till uppgift att till varje utgångskanal återställa de därtill hörande samplen. Utrust- ningen är kompletterad av en integreringsanordning, som återbildar moduleringen utgående från de tillförda samplen. Demultiplexerings- och integreringsutrustningen består likaså av tvâ delar, som vardera behandlar en ram av 128 tidsluckor te.

Demultiplexeringen utförs med hjälp av två skiftregister RDA, RDB med vardera 8 positioner som skiftas vid varje tidslucka te.

Var 8:e tidslucka te inskrivs de på utgången från skiftregistren RDA och RDB uppträdande samplen i en uppsättning register RSO-RS31 med 8 positioner, bestående av vippor av D-typ. En grupp av 16 är 10 15 20 25 30 35 H0 7710966-8 vald av en multiplexor SL, som adresseras av de H bitarna d, e, f, g från adresseraren AG. En uppsättning register, som återinskrivs var 128:e tidslucka te, realiserar sålunda integreringen och åter- bildar moduleringen på utgångskanalerna.

Såsom visas i fig. 1 har var och en av ingångsgrupperna EEO till EBM-1 åtkomst till en godtycklig av de skilda kopplingsgrupper- na GO till GN-1 via en 4~bit-kanal. På samma sätt har var och en av de 16 skilda kopplingsgrupperna åtkomst till en godtycklig av ut- gångsgrupperna E80 till ESM-1 via en H-bit-kanal.

Pig. H visar ett kopplingsschema för en förbindelse mellan huvudorganen i kopplingsnätet. En ingångsgrupp EEj, som utgör någon av grupperna EEO till EBM-1, och en utgângsgrupp ESj, som utgör nâ- gon av grupperna ESO till ESM-1, har var sitt minne MEj respektive MSj med en total kapacitet av 256 x H bitar.

I motsats härtill, för att ett nät utan spärrning skall rea- liseras, är en kopplingsgrupp Gk, som utgör någon av grupperna G0 till GN-1, försedd med ett minne MGk med en total kapacitet av 512 x 4 bitar.

Informationsförmedlingen åstadkommas genom successiva överfö- ringar från minne till minne, dvs från ett källminne till ett desti- nationsminne. Ett informationsmeddelande underkastas sålunda två överföringar, nämligen en första överföring från ett minne ME] hos en ingångsgrupp till ett minne hos en kopplingsgrupp MGk och däref- ter en andra överföring från minnet MGk till ett minne MSj hos en utgångsgrupp. Dessa överföringar organiseras av den gemensamma adres~ seraren AG i samverkan med markerarminnen MQEj, MQGk, MQSj, vilka laddas med hjälp av en förbindningslogikkrets i beroende av de för- bindelser som skall uppsättas, såsom bestäms av telegrafstationens styrorgan. Anpassningsorgan IL säkerställer förbindelsen mellan min- net MEj och väljaren SGk och mellan väljaren SMj och minnet MSj.

För att dessa överföringar skall möjliggöras utförs adresse- ringen A av samtliga minnen med hjälp av multiplexorer MX, vilka medger en separation av skrivadresseringen EC och läsadresseringen LEC.

Den gemensamma adresseraren AG avger skrivadressen för ingångs- minnena MEj och minnena i gruppen MGk samt läsadressen för utgångs- minnena MSj och samtliga markerarminnen.

Läsadresserna för ingångsminnena och kopplingsgruppminnena och skrivadresserna för utgångsminnena avges av markerarminnena, vilka är adresserade och laddade med hjälp av icke här visade styr- 10 15 20 25 30 35 H0 7710966-8 « 6 organ för nätet.

Den gemensamma adresseraren AG säkerställer likaså tidsbestäm- ningen: - utnyttjandet av 9 vikter a -_i möjliggör definiering av 29 = 512 tidsluckor te. Var och en av dessa tidsluckor är uppdelad i två halvperioder, av vilka den första halvperioden utnyttjas för in- skrivning i ett minne medan den andra utnyttjas för utläsning ur detta minne (eller vice-versa i beroende av typen av minne); - utnyttjandet av M vikter f - i möjliggör definiering av Zu = 16 tidsintervall IT av vardera 32 te.

Ett ingângsminne MEj, som är uppdelat i två block av 128 x H bitar, laddas samtidigt via två multiplexfiler, som vardera överför en ram Te av 128 te, från ingångsmultiplexeringsutrustningen MXE.

Vid avgivningen av skrivadressen för minnet MEj tilldelar adresse- raren AG en cell till en given ingångskanal; efter en period av 128 te har var'och en av de 256 cellerna i minnet MEj lagrat ett sampel från en ingångskanal. För en given cell i minnet MEj är uttagsfrek- vensen (läsning) fyra gånger lägre än inmatningsfrekvensen (skriv- ning), vilket möjliggör förmedling igenom nätet av meddelanden inne- hållande fyra sampel och bestående av ord om H bitar.

Från utgången på ett minne MEj har man åtkomst till samtliga minnen MGk. Varje minne MGk är sålunda uppdelat i 16 zoner om 32 x H bitar; varvid varje zon är anordnad att lagra de från ett gi- vet minne MEj uttagna informationerna och varvid man erhåller åt- komst till ett minne MGk via en åtkomstväljare SGk, som godkänner övertagningen av de från det ifrågavarande minnet MEj avgivna infor- matíonerna. Adresseraren AG tilldelar ett tidsintervall IT = (U x 128)/16 te = 32 te tidsintervall är en tidslucka te för behandlingen av varje zon. Under detta tilldelad till var och en av de 32 cellerna i zonen.

Utgången frånfett minne MGk har åtkomst till samtliga minnen MSj. Såsom ovan erhålles åtkomst till ett minne MSj via en åtkomst- väljare SMj, som godkänner övertagningen av de från det ifrågavaran- x de minnet MGk avgivna informationerna. Adresseraren AG tilldelar ett tidsintervall IT = 32 te från minnet MGk, varvid under en tidslucka te för övertagningen av informationerna ett meddelande el- ler ett ord om 4 bitar från minnet MGk kan inskrivas i en godtyck- lig cell i minnet MSj (cellen utpekad av ett minne MQSj i beroende av den förbindelse som skall uppsättas). Ett minne MSk är på samma sätt som ett minne MEj uppdelat i två block av 128 x 4 bitar. Där- 10 15 20 25 30 35 H0 7 7710966-s vid möjliggörs en utmatning på tvâ multiplexfiler till utgångsdemul- 128 te på utgången från ett minne MSj. För en given cell i minnet MSj är tiplexeringsutrustningen. Två ramar Ts = alstras sålunda utmatningsfrekvensen (läsning) fyra gånger så hög som inmatnings- frekvensen (skrivning).

Under ett givet tidsintervall IT måste minnena MGk, som har en enda inmatningsingång, nödvändigtvis övertaga information som av- ges från skilda minnen MEj. Samma förhållande gäller för övertag- ningen i minnena MSj av informationer som avges från minnena MGk.

Detta medför att man bör ha en multiplexförskjutning vid utgången på minnena MEj som.motsvarar den vid utgången på minnena MGk.

För att korrekt alstra adressramarna, vilka är givna i tabel- len i slutet av beskrivningen, är det fördelaktigt att realisera vissa förskjutningar. a) nödvändigtvis dels i adresseringen av åtkomstväljarna SGk och SMj.

Förskjutningen för åtkomstväljarna SGk är åtföljd av en komplementär förskjutning vid inskrivningen i minnet MGk för att möjliggöra en inordning i minnet MGk av informationerna från minnet MEO i zonen O, av informationerna från minnet ME1 i zonen 1 och av informationerna från minnet ME15 i zonen 15. Detta icke obligatoris- ka arrangemang ger minnet MGk en liknande laddningsmod som den som är vald för markerarminnena MQEj, MQGk, MQSj. b) av lämplighetsskäl dels i läsadresseringen av markerar- minnena MQEj, MQGk, MQSj.

Detta icke obligatoriska men valda arrangemang är förknip- pat med det faktum att samtliga markerarminnen sålunda bibehåller en likformig laddningsmod beträffande användningen av de skilda zonerna.

Samtliga dessa skilda adresser, som måste förskjutas, är in- ställda utgående från de 4 mest signifikanta bitarna f - i från ad- resseraren AB (definierande 16 adresseringszoner), varvid den slut- giltiga adressen är erhållen efter en särskild korrektion, som är utförd med hjälp av en adderarkrets för tvâ H-bittermer. Dessa för- skjutningar uppnås med hjälp av fyra typer av adderare för 4 bitar, som på den ena av deras båda ingångar mottager bitarna f - i från adresseraren AG. Den andra ingången mottager ett fast binärt tal genom trådning i enlighet med den ifrågavarande gruppen: - en adderare Ad1 är tilldelad till varje kopplingsgrupp och adres- serar väljaren SGk. Den trådade ingången mottager 16-komplementet 10 15 20 7710966-8 t (k) för gruppnumret (k); - en adderare Ad2 (en per utgångsgrupp) adresserar modulväljaren SMj och avger likaså de 4 mest signifikanta läsadressbitarna för markerarminnet MQSj. Den trådade ingången mottager 16-komplementet (5) för gruppnumret (j); - en adderare Ad3 (en per ingångsgrupp) mottager på ingången grupp- numret och avger de H mest signifikanta läsadressbitarna för in- gângsmarkerarminnet MQEj; - en adderare Adk (en per kopplingsgrupp) mottager på ingången gruppnumret och avger de mest signifikanta bitarna dels i skrivad- ressen för gruppminnet MGk och dels i läsadressen för det motsvaran- de markerarminnet MQCk.

Den nedanstående tabellen visar destinationen och källan för de informatíoner, som inmatas och utmatas för förbíndelserna mellan de skilda stegen MEj, Gk och MSj i beroende av det tidsintervall IT = 32 te som är tilldelat av den gemensamma adresseraren AG.

Man kan utan att gå utanför uppfinningens ram ersätta de be- skrivna organen med ekvivalenta organ. De för minnena, grupperna och nätutrustningen givna kapacíteterna utgör sålunda endast icke begränsande exempel. 7710966-8 " .Tilëäll Denna tabell ger destinationen och källan för informationerna för de skilda förbindelserna mellan stegen.

TIDSBESTÄMNING H x 128 eller 16 x 32 te IT , 0 . 15. 1h. 13. 12. 11. 10, 9 . 8 . 7 - 6 - 5 - 4 - 3 - 2 - 1 ~ ° - RAM UTGÅENDE FRÅN ME (G destination) MEO . 0 . 15. 1h. 13. 12. 11. 10. 9 . S . 7 . 6 . 5 . h . 3 . 2 . 1 . 0 .

Mm .1.o.15.11+.13.12.11.1o.9.à.7.6'.5.l1.3.2.1.

ME15 . 15. 1u. 13. 12. 11. 10. 9 . 8 . 7~; 6 . 5 . h . 3 . 2 . 1 _ 0 . 15.

RAM INKOMMANDE TILL G (ME källa) G0 . 0 . 1 . 2 . 3 . h . 5 . 6 . 7 . 8 . 9 . 10. 11. 12. 13. 1h. 15. 0 . 01 . 1 . 2 . 3 . h _ 5 _ 6 . 7 . 8.. 9'. 10. 11. 12. 13. 1A. 15. o .~1 .

G15 . 15. 0 . 1 . 2 . 3 . h _ 5 . 6 . 7 . 8 . 9 . 10. 11. 12. 13. 1u. 15.

RAM UTGÅENDE FRÅN_§ (MS destination) G0 . 0 . 15. 1A. 13. 12. 11. 10. 9 . 8 . 7 . 6 . 5 . h . 3 . 2 . 1 . 0 .

G1 . 1 . 0 . 15. 14. 13. 12. 11. 10. 9 . 8 . 7 . 6 . 5 . h . 3 . 2 . 1 .

G15 _ 15. 1A. 13. 12. 11. 10. 9 . 8 . 7 . 6 . 5 . h . 3 . 2 . 1 . 0 . 15.

RAM Iyggggêunz TILL Mg (G källa) Mso . 0 . 1 . 2 . 3 . h _ 5 . 6 . 7 . 8 . 9 . 10. 11. 12. 13. 1h. 15. 0 .

MS1 . 1 . 2 . 3 . h . 5 . 6 . 7 . 8 . 9 . 10. 11. 12. 13. 1h. 15. 0 . 1 MS15 . 15. 0 . 1 . 2 . 3 . H . 5 . 6 . 7 . 8 . 9 . 10. 11. 12. 13. 11. 15.

Claims (1)

1. 7710966-8 10 Patentkrav

   1. Kopplingsnät som arbetar i tidsmultiplexteknik enligt kravet 1 i patentet 7703522-8, innefattande ett ingångssteg, ett utgångssteg och ett i kopplingsgrupper (G0 - GN-1) uppdelat väljar- steg samt innefattande linjeutrustningar, ett ingângsminne i in- gångssteget och ett utgångsminne i utgângssteget, k ä n n e t e c k- n a t av att varje kopplingsgrupp (Gk) innefattar ett särskilt minne' (MGk), att samtliga ingångsminnen (MEO - MEN-U har åtkomst till varje kopplingsgruppminne via en kopplingsgruppvmultiplexor- väljare (SGk), varvid utgången på varje ingângsminne är multipel- kopplad till en ingång på varje kopplingsgruppväljare (SGO - SGN-1), samt att samtliga kopplingsgruppminnen (MGk) har åtkomst till varje utgângsminne (MSj) via en väljare (SMj) med åtkomst till en utgångs- grupp, varvid utgången på varje kopplingsgruppminne (MGk) är multi- pelkopplad till en ingång på var och en av väljarna (SMO - SHM-1) för åtkomst till en utgângsgrupp, och varvid hela kopplingsnätet är utan spärrning.

   2. Kopplingsnät enligt kravet 1, k ä n n e t e c k n a t av att varje minne i nätet är adresserat via en multiplexor, som för- medlar minnesadresseringen gemensamt för hela nätet, och utgående från ett markerarminne (MQEj, MQGk, MQSj), som är tilldelat till varje minne i nätet, och utgâende.från en för rätet gemensam adres- serare (AG), som under styrning från en klocka avger ett binärt ord, som utnyttjas för skrivadressering av ingångsminnena (MEj) och av kopplingsgruppminnena (MGk) och för läsadressering av markerarmin- nena (MQEj, MQGk, MQSj) och av utgångsminnena (MSj), varvid de mest signifikanta bitarna i det binära ordet är utnyttjade för adresse- ring av kopplingsgruppväljarna (SGk) och väljarna (SMj) med åtkomst till en utgångsgrupp.

   3. Kopplíngsnät enligt kravet 2, k ä n n e t e c k n a t av att det för möjliggörande av en samtidig laddning av samtliga kopp- lingsgruppminnen och samtliga utgångsminnen innefattar dels en första adderare (Ad1), med vars hjälp adresseringen av kopplings- gruppväljaren (Gk) är förskjuten i förhållande till den adress, som är avgiven genom de mest signifikanta bitarna i det binära ordet från den gemensamma adresseraren (AG), med ett värde som är propor- tionellt mot numret (k) på den kopplingsgrupp, till vilken nämnda väljare ger åtkomst, och dels en andra adderare (Ad2), med vars hjälp på samma sätt adresseringen av varje väljare (SMj) med åt- komst till en utgångsgrupp är förskjuten med ett värde som är pro- portionellt mot numret (j) på denna utgângsgrupp. H 7710966-s H. Kopplingsnät enligt kravet 3, k ä n n e t e c k n a t av att det innefattar en tredje och en fjärde adderare (Ad3, Adh), av vilka den tredje adderaren (Ad3) är anordnad att förskjuts de mest signifikanta bitarna i läsadressen för ingångsmarkerarminnena (MQEj) och den fjärde adderaren (Adü) är anordnad att förskjuta de mest signifikanta bitarna i skrivadressen för kopplingsgruppminnena (MGk) och i läsadressen för kopplingsgrupp-markerarminnena (MQCk).

   5. Kopplingsnät enligt kraven 1 och H, k ä n n e t e c k n a t .av att nämnda adressförskjutningar är âstadkomna genom att man i de respektive adderarna (Ad1-Adü) till de mest signifikanta bitarna från den gemensamma adresseraren (AG) adderar komplementet (k) till det maximala värdet på gruppnumret (k), komplementet (j) till modul- numret (j), numret pá modulen, och numret pá gruppen, så att kopp- lingsgruppminnena laddas med klassificerade informationer i ordning efter de ingångsmoduler från vilka de härrör och så att laddningen av markerarminnena möjliggörs utan hänsyn till numret pâ den modul eller den grupp, till vilken de är tilldelade.

   6. Kopplingsnät enligt kravet 1, k ä n n e t e c k n a t av att ett ingångsminne (MEj) är uppdelat i minst två delar (MA, MB), vilka vardera är tilldelade ett register (RA, RB), varvid laddningen med en kapacitet motsvarande en modul (10-1255) är realiserad med hjälp av flera väljarsteg (SAO-SA31 5 SEOaSE3, AE), som är styrda av de minst signifikanta bitarna från den gemensamma adresseraren (AG), och att utgångarna från dessa delar (MA, MB) är koncentrerade till den enda utgången (S) från ingångsminnet via en utgångsväljare (SS), som är styrd av de mest signifikanta bitarna från den gemen- samma adresseraren (AG), så att delarna av ett ingångsminne laddas simultant och urladdas successivt mot utgången (S).

   7. Kopplingsnät enligt kravet 6, hos vilket de till nätets in- gångar anslutna linjeutrustningarna vardera innefattar en tråd för signalering av feltillstând i den ifrågavarande utrustningen, k ä n n e t e c k n a t av att nämnda trådar för signalering av feltillstând är anslutna till ingångar på väljare (SFO, SFEO, AF), som är arrangerade på samma sätt som väljarna (SAO, SEO, AE) med åtkomst till ingångsminnena, och att varje del (MA, MB) av ett in- gângsminne (MEj) är åtkomligt via en omkopplare (AA, AB), som är styrd från utgången på det sista väljarsteget (AF) för felsignale- ringstrådarna, varvid nämnda omkopplare möjliggör laddning av varje minnesord antingen från en ingång (eO-e256) på nätet eller i händel- se av ett fel från utgången på det minne, varifrån varje ord motsva- rar en felaktig linjeutrustning och sålunda recirkuleras. 7710966-8 12

   8. Kopplingsnät enligt något av kraven 1-6, hos vilket varje utgångsminne (MSj) är uppdelat i minst två delar (MSA, MSB) i över- ensstämmelse med antalet delar hos íngångsminnet, och hos vilket ett register (RSA, RSB) är tilldelat till varje del för att möjlig- göra serieutläsning av varje minnesord, varvid i delarna i ett och samma minne inskrivning sker successivt och utläsning simultant, k ä n n e t e c k n a t av att var och en av dessa delar (MSA, MSE) har åtkomst till de utgångar (STO-ST255) på nätet, vilka är avsedda för ifrågavarande del, via ett skiftregister (RDA, RDB) och via en uppsättning utgångsregister (RSO-RS31) med samma kapacitet som skift» registren, varvid varje utgång på ett skiftregister är ansluten till en likvärdig ingång på flera utgångsregíster (RSO-RS31), och varvid valet av destínations-utgångsregister är realiserat med hjälp av en multiplexor (SL), som är adresserad av den gemensamma adresseraren (AG) och vars ingång mottager styrpulser. ANFURDA PUBLIKATIONER: