SE417140B - Kopplingsur - Google Patents
KopplingsurInfo
- Publication number
- SE417140B SE417140B SE8001784A SE8001784A SE417140B SE 417140 B SE417140 B SE 417140B SE 8001784 A SE8001784 A SE 8001784A SE 8001784 A SE8001784 A SE 8001784A SE 417140 B SE417140 B SE 417140B
- Authority
- SE
- Sweden
- Prior art keywords
- circuit
- memory
- oscillator
- counting
- outputs
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G04—HOROLOGY
- G04G—ELECTRONIC TIME-PIECES
- G04G15/00—Time-pieces comprising means to be operated at preselected times or after preselected time intervals
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Electric Clocks (AREA)
Description
8001784-1
10
15
20
25
30
35
2
ur enligt uppfinningen har de i något eller nâgra av de
efterföljande patentkraven angivna kännetecknen.
Uppfinningen skall beskrivas närmare i det följande
dunder hänvisning till medföljande ritningar, där fig 1
är ett generellt blockschema över ett kopplingsur enligt
uppfinningen och fig 2A, 2B i blockschemaform visar ett
praktiskt utförande av kopplingsuret.
Såsom visat i fig l innefattar kopplingsuret enligt
uppfinningen en oscillator l, vars utgång är ansluten
dels till ingången till en klockkrets 2, dels till in-
gången till en binärräknare 3..
Oscillatorn 1 är ställbar, så att pulserna på dess
utgång under normal drift kan ha frekvensen 1/60 Hz men
för inställningsändamâl kan ha en av ett flertal väsent-
ligt högre frekvenser, t ex 60 Hz, 6 Hz och 1 Hz. Klock-
kretsen 2 innehåller på konventionellt sätt delare samt
indikatorenheter för presentation av tiden i passande
tidsenheter.
Bínärräknarens 3 utgångar är anslutna till adress-
ingângarna till ett minne 4 med en läsutgång U, en skriv-
ingång I och en styringång L/S för val mellan läsning
och skrivning.
Arbetssättet för kopplingsuret i fig l är följande.
Först antages det att oscillatorn l är inställd för att
avge pulser av frekvensen l/60 Hz. Härvid kommer klock-
kretsens 2 indikatorenheter att kontinuerligt ange tiden
med minuter som minsta enhet samtidigt som räknaren 3
för varje mottagen puls från oscillatorn 1, dvs för varje
av indikatorenheterna visat tidsvärde, adresserar en
särskild minnescell i minneskretsen 4. Det i den minnes-
cellen lagrade binäravärdet "O" eller "l" uppträder därvid
på läsutgången U. Under förutsättning att minneskretsen
har lika många medelst räknaren 3 adresserbara minnes-
celler som klockkretsen 2 har tillstånd kommer ett binärt
värde att kunna utläsas för varje minut. För exempelvis
till- och frânslagning av en elektrisk apparat kan läs-
utgången U vara kopplad till en drivkrets för ett relä,
som utför själva till- och frånslagningen av apparaten.
10
15
20
25
30
35
soo1?s4-1
3
För bestämning av inkopplingstid för apparaten måste
logiska värden "O" och "l" lagras i ifrågakommande minnes-
celler 1 minnet 4, vilket sker på följande sätt. Med styr-
ingången L/S tillförd-en signalnivå, som möjliggör inskriv-
ning via ingången I, och med skrivingången I tillförd en'
signalnivå, som motsvarar inskrivning av det till från-
slagen apparat hörande värdet, höjes först och sänkes
därefter oscillatorns 1 pulsfrekvens, tills klOCkkretsens
2 indikatorer visar den tidpunkt, vid vilken apparaten
skall slås till. Därefter ändras den skrivingången till-
förda signalnivån till den som motsvarar inskrivning av
det till tillslagen apparat hörande värdet. Genom varie-
ring av oscillatorns pulsfrekvens bringas sedan klock-
kretsens 2 indikatorer att visa den följande tidpunkten,
vid vilken apparaten skall slås från. Signalnivån på
skrivingången växlas äter och förloppet upprepas till
dess att samtliga önskade inkopplings- och frånkopplings-
perioder under en fullständig klockkretscykel programmerats
in i minnet 4. Styringângen L/S omställes därefter för
läsning och oscillatorn l pâverkas för att bringa klock-
kretsen 2 att visa aktuell tid. '
Ett praktiskt utförande av oscillatorn l och klock-
kretsen 2 är visat i fig 2A. Oscillatorn l innefattar å
ena sidan en stabil oscillatorkrets ll (t ex av typen
MM5369), som är frekvensstyrd av en kristall Q och inne-
håller delare för alstring av pulser av frekvensen 60 Hz
.på sin utgång. I oscillatorn 1 ingår å andra sidan en
andra oscillatorkrets 12 (t ex konstruerad medelst en
tidkrets av typen 555), vars svängningsfrekvens medelst
tre strömställare Sl, S2 och S3 samt tre resistorer Rl,
R2 och R3 är inställbar på en valfri frekvens bland tre
olika frekvenser. Var och en av strömställarna S1-S3 är
mekaniskt hopkopplad med en strömställare SO, vilken
styr en av fyra NAND-»grindar bestående grindkrets, vilken
släpper fram signalen från oscillatorkretsen ll, när
strömställaren S0 ej är sluten, och släpper fram oscilla-
torkretsens l2 utsignal, när strömställaren S0 är sluten
tillsammans med någon av strömställarna S1-S3. Grindkretsen
8001784-1
4
kan exempelvis utgöras av en integrerad krets av typen
7400. Grindkretsens utsignal tillföres en delare 13, som
dividerar med faktorn 3600, varigenom oscillatorns l ut-
signal har frekvensen 1/60 Hz, då grindkretsen släpper
5 fram oscillatorkretsens ll utsignal.
I utförandet enligt fig 2A utgöres klockkretsen 2
av en konventionell krets med delare 21, 22 och 23 för
faktorerna 10, 6 och 24 samt tillhörande indikatorer 24
av sjusegmentstyp för visning av tiden i 0-59 minuter
10 och 0-23 timmar. Till delarens 23 utgång är en ytterligare
delare 25 ansluten, vilken dividerar pulsfrekvensen
med en faktor 7 och har en tillhörande sjusegmentsindika-
tor 26 för visning av aktuell tid i l-7 dagar.
Klockkretsen i fig 2A har således 60°24-7 = 10080
15 tillstånd, dvs ett tillstånd för varje minut under en
tidsperiod på en vecka. För att kunna programmera varje
minut under en veckas lopp krävs således ett minne 4
med en kapacitet på minst 10080 bitar samt en binärräknare
3 med förmåga att adressera var och en av dessa bitar.
20 En utföringsform av en sådan binärräknare 3 och ett
sådant minne 4 är visad i fig 2B.
I fig 2B är närmare bestämt minnet 4 uppbyggt av
tio minneskretsar 40, 41, .... 49, vilka vardera har en
lagringskapacitet på 1024 ord om vartdera fyra bitar.
25 Var och en av dessa minneskretsar 40-49 kan exempelvis
utgöras av en direktminneskrets av typen MM2ll4. Minnes-
kretsarna 40-49 har vardera tio adressingångar, vilka
är multiplicerade till utgângarna från en binärräknare,
som är uppbyggd av tvâ räknarkretsar 31, 32, vilka
30 vardera innehåller två binärräknarkretsar om vardera
fyra bitar. Räknarkretsarna 31 och 32 kan vara av typen
74393. De tio utgângarna av lägst signifikans från räknar-
kretsarna 31 och 32 är kopplade till minneskretsarnas
40-49 adresseringsingångarl Den av dessa utgångar som
35 har den högsta signifikansen är kopplad till räkneingången
till räknekretsens 32 andra binärräknekrets, vars utgångar
är kopplade till ingångarna till en avkodare 33 för Qmf..
vandling från binärkod till en-av-tio-kod. Avkodarens 33
10
15
20
25
30
8001784-1
S
tio utgångar är kopplade till en aktiveringsingâng CS
på var sin av minneskretsarna 40-49. Var och en av minnes-
kretsarna 40-49 har gemensamma in- och utgångar och
medelst en strömställare S4 tillföres minneskretsarna
40-49 en signal, vars nivå avgör huruvida in/utgångarna
skall tjänstgöra som ingångar eller utgångar. Medelst
strömställare S5, S6, S7 och S8 kan programmering ske
av samtliga bitar i var och en av minnets fyra kanaler.
Kretsarna i fig 2B fungerar på följande sätt. Räkne-
kretsen 31 mottager räknepulser från oscillatorn 1 och
räknar upprepade gånger från 0 till 1023, varvid för varje
sådan räkneperiod avkodaren 33 aktiverar en av minnes-
kretsarna 40-49. När klockkretsen 2 har räknat genom
sin klockcykel på en vecka avges en puls från delaren 25,
vilken puls tillföres räknekretsarna 31 och 32 som en
återställningspuls. Detta innebär att de l60 x 4 sista
minnespositionerna i minneskretsen 49 ej utnyttjas.
Det inses, att medelst den i fig 2A, 2B visade
utföringsformen det är möjligt att styra exempelvis fyra
olika elektriska apparaters till- och frånslag oberoende
av varandra under en tidsperiod av en vecka. I vardera
kanalen kan inkopplingstiden bestämmas på en minut när
med en noggrannhet, som är väsentligt bättre än il minut.
Det inses också, att en.mängd modifieringar av
den beskrivna utföringsformen är möjliga inom uppfinningens
ram. Alltefter användningsområde kan således oscillatorns
frekvens ändras liksom minnets kapacitet. Vidare skulle
delarna i klockkretsen 2 kunna ersättas med en till binär-
räknarens 3 utgångar ansluten omvandlare för drivning av
indikatorenheterna.
Claims (1)
- 8001784-1 l0 15 20 PATENTKRAV l. Kopplingsur, k ä n n e t e c k n a t av en oscillatorkrets (l) för alstring av ett pulståg med en bland ett flertal olika frekvenser valbar pulsfrekvens, en klockkrets (2) för indikering av antalet från oscilla- torkretsen avgivna pulser som tidsenheter, en binär räknekrets (3) för räkning av från oscillatorkretsen avgivna pulser, en minneskrets (4), vilken har till räknekretsens utgångar anslutna adressingângar, åtminstone en läsutgång (U), som är anslutbar till en drivkrets för en styrd apparat, åtminstone en skrivingång (I), som är kopplad till en krets för påtryckning av en logisk "l" eller en logisk “0“, och en styringång (L/S), som är kopp- lad till en krets för val mellan läsning och skrivning. _ 2. Kopplingsur enligt patentkravet 1, k ä n n e - t e c k n a t därav, att minneskretsen innefattar N minnen med vardera Znx m minnesceller, att räknekretsen (31 innefattar en första binärräknare med n utgångar, en andra dekadräknare med en räkneingång, som är kopplad till den första räknarens utgång av högst signifikans, och med N utgångar, som är kopplade till en verksamgörings- ingång till var sitt av de N minnena.
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SE8001784A SE417140B (sv) | 1980-03-07 | 1980-03-07 | Kopplingsur |
DE19813107706 DE3107706A1 (de) | 1980-03-07 | 1981-02-28 | "schaltuhr" |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SE8001784A SE417140B (sv) | 1980-03-07 | 1980-03-07 | Kopplingsur |
Publications (1)
Publication Number | Publication Date |
---|---|
SE417140B true SE417140B (sv) | 1981-02-23 |
Family
ID=20340438
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SE8001784A SE417140B (sv) | 1980-03-07 | 1980-03-07 | Kopplingsur |
Country Status (2)
Country | Link |
---|---|
DE (1) | DE3107706A1 (sv) |
SE (1) | SE417140B (sv) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0197336B1 (de) * | 1985-04-03 | 1990-01-24 | Siemens Aktiengesellschaft | Bedienungseinheit für eine Schaltuhr |
-
1980
- 1980-03-07 SE SE8001784A patent/SE417140B/sv unknown
-
1981
- 1981-02-28 DE DE19813107706 patent/DE3107706A1/de not_active Ceased
Also Published As
Publication number | Publication date |
---|---|
DE3107706A1 (de) | 1981-12-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
GB1341252A (en) | Digital clocks | |
US4407587A (en) | Electronic timer | |
US3744049A (en) | Liquid crystal driving and switching apparatus utilizing multivibrators and bidirectional switches | |
US3950936A (en) | Device for providing an electro-optical display of time | |
US3714867A (en) | Solid state watch incorporating largescale integrated circuits | |
US4045951A (en) | Digital electronic timepiece | |
US4379641A (en) | Multi-alarm electronic watch | |
US4186395A (en) | Method of driving a liquid crystal display apparatus | |
SE417140B (sv) | Kopplingsur | |
US4163360A (en) | Timer device | |
EP0251528B1 (en) | Digital peak-hold circuit | |
US4308609A (en) | Power supply device with voltage dropping means | |
KR920010451A (ko) | 데이터 기억장치 | |
US4707145A (en) | Electronic timepiece | |
US4355381A (en) | Electronic timepiece with electro-optic display | |
US4209972A (en) | Digital electronic timepiece having an alarm display | |
KR820000240B1 (ko) | 전자시계를 겸한 자동 시보장치의 회로방식 | |
KR830002000B1 (ko) | 타 이 머 | |
GB2076576A (en) | Liquid Crystal Driving Circuit | |
JPS581757B2 (ja) | プログラムタイマ− | |
SU428420A1 (ru) | Устройство для индикации | |
SU1355988A1 (ru) | Устройство дл контрол перерывов электроснабжени | |
SU758131A1 (ru) | Устройство для индикации 1 | |
GB2051426A (en) | Digital display system setting arrangement | |
JPH0115837B2 (sv) |