RU99125661A - SCHEME EMULATION OF SHORT PACKAGES - Google Patents

SCHEME EMULATION OF SHORT PACKAGES

Info

Publication number
RU99125661A
RU99125661A RU99125661/09A RU99125661A RU99125661A RU 99125661 A RU99125661 A RU 99125661A RU 99125661/09 A RU99125661/09 A RU 99125661/09A RU 99125661 A RU99125661 A RU 99125661A RU 99125661 A RU99125661 A RU 99125661A
Authority
RU
Russia
Prior art keywords
data
circuit emulation
packet
frequency
transmission
Prior art date
Application number
RU99125661/09A
Other languages
Russian (ru)
Other versions
RU2211548C2 (en
Inventor
Ларс ВЕСТБЕРГ
Original Assignee
Телефонактиеболагет Лм Эрикссон (Пабл)
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US08/851,714 external-priority patent/US6195353B1/en
Application filed by Телефонактиеболагет Лм Эрикссон (Пабл) filed Critical Телефонактиеболагет Лм Эрикссон (Пабл)
Publication of RU99125661A publication Critical patent/RU99125661A/en
Application granted granted Critical
Publication of RU2211548C2 publication Critical patent/RU2211548C2/en

Links

Claims (52)

1. Устройство для транспортировки данных схемной эмуляции, содержащее средство генерации пакетов данных для пакетирования данных схемной эмуляции в последовательность пакетов данных схемной эмуляции, средство мультиплексирования данных для ввода последовательности пакетов данных схемной эмуляции в посылку передачи данных, и средство для транспортировки посылки передачи данных в приемный модуль как функцию генератора синхросигнала формирования посылок передачи данных, причем средство генерации пакетов данных регулирует длину пакета данных как функцию генератора синхросигнала формирования посылок передачи данных.1. A device for transporting circuit emulation data, comprising means for generating data packets for packetizing circuit emulation data into a sequence of circuit emulation data packets, means for multiplexing data for inputting a sequence of circuit emulation data packets to a data transmission packet, and means for transporting the data transmission packet to the receiving a module as a function of a clock generator for generating data transmission packets, the data packet generation means adjusting the length of the packet This data as a function of the clock generator of the formation of data transmission bursts. 2. Устройство по п.1, в котором средство мультиплексирования данных содержит средство для мультиплексирования пакетов данных от множества соединений в посылку передачи данных в соответствии с таблицей приоритетов передачи. 2. The device according to claim 1, wherein the data multiplexing means comprises means for multiplexing data packets from a plurality of connections to a data transmission packet in accordance with a transmission priority table. 3. Устройство по п. 1, в котором средство генерации пакетов содержит входной буфер для приема данных схемной эмуляции от соединения схемной эмуляции, и генератор синхросигнала входного буфера для регулирования длины каждого пакета данных схемной эмуляции, причем входной буфер реагирует на генератор синхросигнала входного буфера. 3. The device according to claim 1, wherein the packet generating means comprises an input buffer for receiving circuit emulation data from a circuit emulation connection, and an input buffer clock generator for adjusting the length of each circuit emulation data packet, the input buffer responding to an input buffer clock generator. 4. Устройство по п. 3, в котором генератор синхронизирующих импульсов входного буфера содержит средство для приема синхросигнала от генератора синхросигнала формирования посылок передачи данных, и средство делителя частоты для деления частоты синхросигнала формирования посылок передачи данных. 4. The device according to claim 3, in which the clock generator of the input buffer comprises means for receiving a clock signal from a clock generator for generating data transmission packets, and means for a frequency divider for dividing the frequency of a clock signal for generating data transmission packets. 5. Устройство по п. 1, в котором посылка передачи данных является посылкой асинхронного режима пересылки (АРП). 5. The device according to claim 1, wherein the data transmission packet is an asynchronous transfer mode (ATM) transmission. 6. Устройство по п. 1, в котором данные схемной эмуляции являются структурированными данными. 6. The device according to claim 1, wherein the circuit emulation data is structured data. 7. Устройство по п.6, в котором средство генерации пакетов данных содержит средство для ввода блока структурированных данных схемной эмуляции от соединения данных схемной эмуляции, и средство для генерации указателя структурированных данных, если нет фиксированного соотношения между длиной блока данных и длиной пакета данных. 7. The device according to claim 6, in which the means for generating data packets comprises means for inputting a block of structured data of circuit emulation from a connection of data of circuit emulation, and means for generating a pointer to structured data if there is no fixed relationship between the length of the data block and the length of the data packet. 8. Устройство по п.6, в котором средство генерации пакетов данных содержит средство для ввода блока данных схемной эмуляции от соединения данных схемной эмуляции, и средство для генерации команды конфигурации, отражающей фиксированное соотношение между длиной блока данных и длиной пакета данных. 8. The device according to claim 6, in which the data packet generation means comprises means for inputting a circuit emulation data block from a circuit emulation data connection, and means for generating a configuration command reflecting a fixed relationship between the length of the data block and the length of the data packet. 9. Устройство по п.1, в котором данные схемной эмуляции являются неструктурированными данными. 9. The device according to claim 1, wherein the circuit emulation data is unstructured data. 10. Устройство для транспортировки данных схемной эмуляции, содержащее средство ввода для пересылки данных схемной эмуляции от соединения схемной эмуляции в упомянутое устройство в соответствии с частотой служебного синхросигнала, средство генерации пакетов данных для пакетирования данных схемной эмуляции в последовательность пакетов данных схемной эмуляции, средство мультиплексирования данных для ввода последовательности пакетов данных схемной эмуляции в посылку передачи данных, и средство для транспортировки посылки передачи данных в приемный модуль, причем средство генерации пакетов данных регулирует длину пакета данных в зависимости от генератора служебной частоты. 10. A device for transporting circuit emulation data, comprising input means for sending circuit emulation data from a circuit emulation connection to said device in accordance with the service clock frequency, means for generating data packets for packetizing circuit emulation data into a sequence of circuit emulation data packets, means for multiplexing data for entering a sequence of circuit emulation data packets into a data transmission parcel, and means for transporting the transmission parcel yes data to the receiving module, wherein the data packet generation means adjusts the length of the data packet depending on the overhead frequency generator. 11. Устройство по п.10, в котором средство генерации пакетов данных содержит входной буфер для приема данных схемной эмуляции от соединения схемной эмуляции, и генератор синхросигнала входного буфера для регулирования длины каждого пакета данных схемной эмуляции, причем входной буфер реагирует на генератор синхросигнала входного буфера. 11. The device according to claim 10, in which the means for generating data packets contains an input buffer for receiving circuit emulation data from a circuit emulation connection, and an input buffer clock generator for adjusting the length of each circuit emulation data packet, the input buffer responding to an input buffer clock generator . 12. Устройство по п.11, в котором генератор синхросигнала входного буфера содержит средство для приема синхросигнала от генератора служебной частоты, и средство делителя частоты для деления частоты генератора служебной частоты. 12. The device according to claim 11, in which the input buffer clock generator comprises means for receiving the clock signal from the service frequency generator, and a frequency divider means for dividing the frequency of the service frequency generator. 13. Устройство по п.10, в котором средство мультиплексирования данных содержит средство для мультиплексирования пакетов данных от множества соединений в посылку для пересылки данных в соответствии с таблицей приоритетов передачи. 13. The apparatus of claim 10, wherein the data multiplexing means comprises means for multiplexing data packets from a plurality of connections to a package for sending data in accordance with a transmission priority table. 14. Устройство по п.13, в котором посылка передачи данных является посылкой асинхронного режима пересылки (АРП). 14. The device according to item 13, in which the transmission of data is the sending of an asynchronous transfer mode (ATM). 15. Система для транспортировки данных схемной эмуляции в сети электросвязи, содержащая входной буфер для приема данных схемной эмуляции от первого соединения схемной эмуляции, генератор синхросигнала входного буфера, подсоединенный к входному буферу, для генерации сигнала пакетирования, который управляет преобразованием данных схемной эмуляции по меньшей мере в один пакет данных схемной эмуляции, мультиплексор пакета данных для мультиплексирования по меньшей мере одного пакета данных схемной эмуляции в поток пакетов данных, включающий в себя пакеты данных, связанные по меньшей мере с одним другим соединением, генератор синхросигнала формирования для генерации синхросигнала формирования посылки передачи данных, который управляет выделением полезной нагрузки посылки передачи данных из потока пакетов данных и, средство передачи данных для транспортировки полезной нагрузки посылки передачи данных в приемный модуль, причем генератор синхросигнала входного буфера генерирует сигнал пакетирования и управляет длиной пакета данных схемной эмуляции в зависимости от синхросигнала формирования посылки передачи данных. 15. A system for transporting circuit emulation data to a telecommunication network, comprising an input buffer for receiving circuit emulation data from a first circuit emulation connection, an input buffer clock generator coupled to an input buffer, for generating a packetization signal that controls the conversion of circuit emulation data at least into one circuit emulation data packet, a data packet multiplexer for multiplexing at least one circuit emulation data packet into a data packet stream, including including data packets associated with at least one other connection, a generating clock signal generator for generating a data transmission generating signal, which controls the extraction of the data transmission payload from the data packet stream, and data transmission means for transporting the data transmission payload in the receiving module, and the clock generator of the input buffer generates a packetization signal and controls the packet length of the circuit emulation data depending on the hrosignala formation sending data. 16. Система по п.15, в которой генератор синхросигнала входного буфера содержит делитель частоты, реагирующий на синхросигнал формирования посылки передачи данных. 16. The system of claim 15, wherein the input buffer clock generator comprises a frequency divider responsive to a clock signal for generating a data transmission packet. 17. Система по п.16, в которой делитель частоты делит синхросигнал формирования посылки передачи данных на переменный коэффициент К, который настраивается оператором. 17. The system according to clause 16, in which the frequency divider divides the clock signal forming the transmission of data by a variable coefficient K, which is configured by the operator. 18. Система по п.15, в которой мультиплексор пакетов данных мультиплексирует по меньшей мере один пакет данных схемной эмуляции в поток пакетов данных в соответствии с таблицей приоритетов передачи. 18. The system of claim 15, wherein the data packet multiplexer multiplexes at least one circuit emulation data packet into a data packet stream in accordance with a transmission priority table. 19. Система по п.15, в которой полезная нагрузка посылки передачи данных является частью посылки асинхронного режима передачи (АРП). 19. The system of clause 15, in which the payload of the transmission of data is part of the transmission of asynchronous transmission mode (ATM). 20. Система по п.15, в которой данные схемной эмуляции являются структурированными данными. 20. The system of claim 15, wherein the circuit emulation data is structured data. 21. Система по п.20, дополнительно содержащая средство для ввода блока структурированных данных схемной эмуляции от соединения данных схемной эмуляции, и средство для генерации указателя структурированных данных, если нет фиксированного соотношения между длиной блока данных и длиной пакета данных. 21. The system of claim 20, further comprising means for inputting a block of structured circuit emulation data from a connection of circuit emulation data, and means for generating a pointer to structured data if there is no fixed relationship between the length of the data block and the length of the data packet. 22. Система по п.20, дополнительно содержащая средство для ввода блока данных схемной эмуляции от соединения данных схемной эмуляции, и средство для генерации команды конфигурации, отражающей фиксированное соотношение между длиной блока данных и длиной пакета данных. 22. The system of claim 20, further comprising means for inputting a circuit emulation data block from a circuit emulation data connection, and means for generating a configuration command reflecting a fixed relationship between the length of the data block and the length of the data packet. 23. Система по п.15, в которой данные схемной эмуляции являются неструктурированными данными. 23. The system of claim 15, wherein the circuit emulation data is unstructured data. 24. Система по п.15, дополнительно содержащая средство ввода для приема полезной нагрузки посылки передачи данных, средство для демультиплексирования, подсоединенное к средству ввода, для выделения по меньшей мере одного пакета данных схемной эмуляции, выходной буфер для выделения данных схемной эмуляции по меньшей мере из одного пакета данных схемной эмуляции и пересылки данных схемной эмуляции во второе соединение схемной эмуляции в зависимости от скорости пересылки данных схемной эмуляции, и средство восстановления синхронизации, подсоединенное к выходному буферу, для получения скорости пересылки данных схемной эмуляции на основе частоты поступления посылок передачи данных. 24. The system of claim 15, further comprising input means for receiving a payload of the data transmission, demultiplexing means connected to the input means for allocating at least one circuit emulation data packet, an output buffer for extracting at least circuit emulation data from one packet of circuit emulation data and forwarding of circuit emulation data to a second circuit emulation connection depending on the speed of forwarding of circuit emulation data, and synchronization recovery means, according to coupled to an output buffer for receiving data transferring speed emulation circuit based on the frequency data parcels are received. 25. Система по п.24, в которой частота поступления передачи данных зависит от синхросигнала формирования посылки передачи данных. 25. The system according to paragraph 24, in which the frequency of receipt of data transmission depends on the clock signal forming the transmission of data. 26. Система по п.24, в которой средство восстановления синхронизации содержит средство для измерения распределения частоты поступления посылок передачи данных, и средство для установки скорости пересылки данных схемной эмуляции в зависимости от распределения частоты поступления посылок передачи данных и переменной К, настраиваемой оператором. 26. The system of claim 24, wherein the synchronization recovery means comprises means for measuring the distribution frequency of the data transmission packets, and means for setting the data transfer speed of the circuit emulation depending on the distribution of the transmission frequencies of the data transmission packets and the variable K configured by the operator. 27. Система по п.24, в которой полезная нагрузка посылки передачи данных является частью посылки асинхронного режима передачи (АРП). 27. The system of claim 24, wherein the payload of the data transmission is part of the asynchronous transmission mode (ATM) transmission. 28. Система по п.15, в которой средство передачи данных содержит средство для поддержки множества категорий обслуживания трафика. 28. The system of clause 15, in which the data transmission means comprises means for supporting multiple categories of traffic services. 29. Система по п.28, в которой множество категорий обслуживания трафика включает в себя услуги с постоянной скоростью передачи битов. 29. The system of claim 28, wherein the plurality of traffic service categories includes services with a constant bit rate. 30. Система по п.28, в которой множество категорий обслуживания трафика включает в себя услуги с переменной скоростью передачи битов. 30. The system of claim 28, wherein the plurality of traffic service categories includes variable bit rate services. 31. Система по п.28, в которой множество категорий обслуживания трафика включает в себя услуги с доступной скоростью передачи битов. 31. The system of claim 28, wherein the plurality of traffic service categories includes services with an available bit rate. 32. Система по п.28, в которой множество категорий обслуживания трафика включает в себя услуги с произвольной скоростью передачи битов. 32. The system of claim 28, wherein the plurality of traffic service categories includes services with an arbitrary bit rate. 33. Способ транспортировки данных схемной эмуляции от соединения схемной эмуляции в приемный модуль, по которому осуществляют сдвиг данных схемной эмуляции во входной буфер от первого соединения схемной эмуляции, пакетирование данных схемной эмуляции по меньшей мере в один пакет данных схемной эмуляции в соответствии с синхросигналом пакетирования, мультиплексирование по меньшей мере одного пакета данных схемной эмуляции в посылку передачи данных, и транспортировку посылки передачи данных в приемный модуль в соответствии с синхросигналом формирования посылки передачи данных, причем синхросигнал пакетирования получают из синхросигнала формирования посылки передачи данных. 33. A method of transporting circuit emulation data from a circuit emulation connection to a receiving module, wherein the circuit emulation data is shifted to the input buffer from the first circuit emulation connection, packetizing circuit emulation data into at least one circuit emulation data packet in accordance with a packet synchronization signal, multiplexing at least one circuit emulation data packet into a data transmission packet, and transporting the data transmission packet to a receiving module in accordance with a clock scarlet formation data parcels packetization clock signal obtained from the timing of forming parcels of data transmission. 34. Способ по п.33, по которому дополнительно осуществляют мультиплексирование по меньшей мере одного пакета данных в посылку передачи данных от соединения, отличного от упомянутого соединения схемной эмуляции. 34. The method according to claim 33, further comprising multiplexing at least one data packet into a data transmission packet from a connection other than said circuit emulation connection. 35. Способ по п. 34, по которому дополнительно осуществляют установку приоритета передачи данных для каждого соединения, и мультиплексирование по меньшей мере одного пакета данных от другого соединения и по меньшей мере одного пакета данных схемной эмуляции от упомянутого соединения схемной эмуляции в посылку передачи данных в соответствии с приоритетом передачи данных. 35. The method of claim 34, further comprising: setting data transfer priority for each connection, and multiplexing at least one data packet from another connection and at least one circuit emulation data packet from said circuit emulation connection to a data transmission packet in according to the priority of data transfer. 36. Способ по п.33, по которому дополнительно осуществляют деление частоты синхросигнала формирования посылки передачи данных на переменную К для получения синхросигнала пакетирования. 36. The method according to claim 33, further comprising dividing the frequency of the clock signal for generating the data transmission packet by variable K to obtain the packet clock clock. 37. Способ по п.33, по которому транспортировка посылки передачи данных в приемный модуль включает в себя транспортировку множества категорий обслуживания трафика. 37. The method of claim 33, wherein transporting the data transmission packet to the receiving module includes transporting a plurality of traffic service categories. 38. Способ по п.37, по которому множество категорий обслуживания трафика включает в себя услуги с постоянной скоростью передачи битов. 38. The method according to clause 37, in which many categories of service traffic includes services with a constant bit rate. 39. Способ по п.37, по которому множество категорий обслуживания трафика включает в себя услуги с переменной скоростью передачи битов. 39. The method of claim 37, wherein the plurality of traffic service categories includes variable bit rate services. 40. Способ по п.37, по которому множество категорий обслуживания трафика включает в себя услуги с доступной скоростью передачи битов. 40. The method according to clause 37, in which many categories of service traffic includes services with an affordable bit rate. 41. Способ по п.37, по которому множество категорий обслуживания трафика включает в себя услуги с произвольной скоростью передачи битов. 41. The method according to clause 37, in which many categories of service traffic includes services with an arbitrary bit rate. 42. Способ по п. 33, по которому посылка передачи данных является посылкой асинхронного режима передачи (АРП). 42. The method of claim 33, wherein the data transmission packet is an asynchronous transmission mode (ATM) transmission. 43. Способ по п. 33, по которому данные схемной эмуляции являются структурированными данными. 43. The method of claim 33, wherein the circuit emulation data is structured data. 44. Способ по п.33, по которому данные схемной эмуляции являются неструктурированными данными. 44. The method according to claim 33, wherein the circuit emulation data is unstructured data. 45. Способ транспортировки блока данных схемной эмуляции от первого на второе соединение схемной эмуляции в сети электросвязи, по которому осуществляют сдвиг данных схемной эмуляции во входной буфер в зависимости от частоты служебного синхросигнала, пакетирование данных схемной эмуляции по меньшей мере в один пакет данных схемной эмуляции, имеющий длину, задаваемую частотой синхросигнала пакетирования, мультиплексирование по меньшей мере одного пакета данных схемной эмуляции в посылку передачи данных и транспортировку посылки передачи данных в приемный модуль в соответствии с частотой синхросигнала формирования посылок передачи данных, причем частоту синхросигнала пакетирования получают из частоты синхросигнала формирования посылки передачи данных, прием посылки передачи данных в приемном модуле, выделение по меньшей мере одного пакета данных схемной эмуляции из посылки передачи данных, восстановление частоты служебного синхросигнала и пересылку данных схемной эмуляции, содержащихся по меньшей мере в одном пакете данных схемной эмуляции, во второе соединение данных схемной эмуляции в соответствии с восстановленной частотой служебного синхросигнала. 45. A method of transporting a circuit emulation data block from a first to a second circuit emulation connection in a telecommunication network, by which the circuit emulation data is shifted to the input buffer depending on the frequency of the service clock signal, packetization of circuit emulation data into at least one circuit emulation data packet, having a length specified by the frequency of the packet synchronization signal, multiplexing at least one circuit emulation data packet into a data transmission packet and transmitting the transmission packet the data to the receiving module in accordance with the frequency of the clock signal forming the data transfer packets, the frequency of the packet synchronization signal being obtained from the frequency of the clock signal generating the data transmission packet, receiving the data transmission packet in the receiving module, extracting at least one data packet of circuit emulation from the data transmission packet, restoration of the service clock frequency and transfer of the circuit emulation data contained in at least one circuit emulation data packet to the second connection circuit emulation data in accordance with the restored frequency of the service clock. 46. Способ по п.45, по которому восстановление частоты служебного синхросигнала включает в себя восстановление частоты служебного синхросигнала на основе распределения частоты прибытия посылок передачи данных, причем распределение частоты прибытия посылок передачи данных зависит от частоты синхросигнала формирования посылок передачи данных. 46. The method according to item 45, in which the restoration of the frequency of the service clock includes restoring the frequency of the service clock based on the distribution of the arrival frequency of the data packets, and the distribution of the frequency of arrival of the data packets depends on the frequency of the clock signal of the formation of data transmission. 47. Способ по п.46, по которому восстановление частоты служебного синхросигнала включает в себя измерение распределения частоты поступления посылок передачи данных и восстановление частоты служебного синхросигнала в зависимости от измеренного распределения частоты поступления посылок передачи данных и переменной К, настраиваемой оператором. 47. The method according to item 46, in which the restoration of the frequency of the service clock includes the distribution of the frequency of arrival of data packets and the restoration of the frequency of the service clock depending on the measured distribution of the frequency of receipt of data packets and the variable K, adjustable by the operator. 48. Способ по п.45, по которому восстановление частоты служебного синхросигнала включает в себя восстановление частоты служебного синхросигнала из синхросигналов внешней сети. 48. The method according to item 45, in which the restoration of the frequency of the service clock includes the restoration of the frequency of the service clock from the clocks of the external network. 49. Способ по п.45, по которому восстановление частоты служебного синхросигнала включает в себя восстановление частоты служебного синхросигнала адаптивным способом восстановления синхронизации. 49. The method according to item 45, wherein restoring the frequency of the service clock includes restoring the frequency of the service clock in an adaptive way to restore synchronization. 50. Способ по п. 45, по которому восстановление частоты синхросигнала включает в себя восстановление частоты служебного синхросигнала способом разностных синхронных отметок времени. 50. The method according to p. 45, in which the restoration of the frequency of the clock signal includes the restoration of the frequency of the service clock signal by the method of differential synchronous time stamps. 51. Способ по п. 45, по которому дополнительно осуществляют генерацию указателя структурированных данных, если данные схемной эмуляции являются структурированными данными и если нет фиксированного соотношения между длиной блока и длиной пакета данных. 51. The method of claim 45, further comprising generating a structured data pointer if the circuit emulation data is structured data and if there is no fixed relationship between the length of the block and the length of the data packet. 52. Способ по п.45, по которому дополнительно осуществляют генерацию команды конфигурации данных, отражающей фиксированное соотношение между длиной блока и длиной пакета данных, если данные схемной эмуляции являются структурированными. 52. The method according to item 45, in which additionally generate a data configuration command that reflects a fixed relationship between the block length and the length of the data packet, if the circuit emulation data is structured.
RU99125661/09A 1997-05-06 1998-04-24 Circuit emulation of short bursts RU2211548C2 (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US08/851,714 US6195353B1 (en) 1997-05-06 1997-05-06 Short packet circuit emulation
US08/851,714 1997-05-06

Publications (2)

Publication Number Publication Date
RU99125661A true RU99125661A (en) 2001-09-27
RU2211548C2 RU2211548C2 (en) 2003-08-27

Family

ID=25311475

Family Applications (1)

Application Number Title Priority Date Filing Date
RU99125661/09A RU2211548C2 (en) 1997-05-06 1998-04-24 Circuit emulation of short bursts

Country Status (10)

Country Link
US (1) US6195353B1 (en)
EP (1) EP0980637A1 (en)
JP (1) JP3988894B2 (en)
KR (1) KR20010012306A (en)
CN (1) CN1132491C (en)
AU (1) AU740680B2 (en)
BR (1) BR9808716A (en)
CA (1) CA2288873A1 (en)
RU (1) RU2211548C2 (en)
WO (1) WO1998051114A1 (en)

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB9700930D0 (en) * 1997-01-17 1997-03-05 Northern Telecom Ltd Distribution network
EP0876016B1 (en) * 1997-05-02 2006-03-22 Lsi Logic Corporation Adaptive digital clock recovery
JPH11261571A (en) * 1998-03-10 1999-09-24 Fujitsu Ltd Short cell multiplexer and short cell header converting method
US6556573B1 (en) * 1998-06-05 2003-04-29 Nokia Telecommunications Oy Synchronization of ATM-based network system using variable bit rate ATM adaptation layer protocols
US7020141B1 (en) * 1999-10-12 2006-03-28 Nortel Networks Limited ATM common part sub-layer device and method
US6961346B1 (en) * 1999-11-24 2005-11-01 Cisco Technology, Inc. System and method for converting packet payload size
US6654376B1 (en) * 1999-12-28 2003-11-25 Nortel Networks Limited ATM packet scheduler
KR100332960B1 (en) * 2000-05-02 2002-04-20 고동범 Working Device for mapping a Circuit Network Data and Asynchronous Transfer Mode Network Data in a ATM Network and The Method Thereof
US7657887B2 (en) * 2000-05-17 2010-02-02 Interwoven, Inc. System for transactionally deploying content across multiple machines
US6731649B1 (en) * 2000-07-26 2004-05-04 Rad Data Communication Ltd. TDM over IP (IP circuit emulation service)
US6847623B1 (en) 2000-11-15 2005-01-25 Qualcomm Incorporated Method and apparatus for allocating data streams onto a single channel
FR2818066B1 (en) * 2000-12-12 2003-10-10 Eads Airbus Sa METHOD AND DEVICE FOR DETERMINISTIC TRANSMISSION OF PACKED ASYNCHRONOUS DATA
US20050160088A1 (en) * 2001-05-17 2005-07-21 Todd Scallan System and method for metadata-based distribution of content
GB0205350D0 (en) * 2002-03-07 2002-04-24 Zarlink Semiconductor Inc Clock synchronisation over a packet network using SRTS without a common network clock
US7016354B2 (en) * 2002-09-03 2006-03-21 Intel Corporation Packet-based clock signal
US20040044796A1 (en) * 2002-09-03 2004-03-04 Vangal Sriram R. Tracking out-of-order packets
US7181544B2 (en) * 2002-09-03 2007-02-20 Intel Corporation Network protocol engine
US7324540B2 (en) 2002-12-31 2008-01-29 Intel Corporation Network protocol off-load engines
US7899680B2 (en) * 2005-03-04 2011-03-01 Netapp, Inc. Storage of administrative data on a remote management device
US8090810B1 (en) 2005-03-04 2012-01-03 Netapp, Inc. Configuring a remote management module in a processing system
US7805629B2 (en) * 2005-03-04 2010-09-28 Netapp, Inc. Protecting data transactions on an integrated circuit bus
US8291063B2 (en) * 2005-03-04 2012-10-16 Netapp, Inc. Method and apparatus for communicating between an agent and a remote management module in a processing system
EP2058996A1 (en) * 2006-01-27 2009-05-13 Siemens Aktiengesellschaft Network element with at least one interface for connecting with a second network element
US7924885B2 (en) * 2006-11-20 2011-04-12 Siverge Networks Ltd Methods and apparatuses for circuit emulation multi-channel clock recovery
CN101669338A (en) * 2007-01-10 2010-03-10 智能技术Ulc公司 Participant response system with facilitated communications bandwidth
KR101646610B1 (en) 2015-05-28 2016-08-09 (주)바이오니아 High active magnetic silica nano particles for separating biomaterial and method for preparing the same
CN107592110B (en) * 2017-10-27 2023-10-20 长鑫存储技术有限公司 Delay phase-locked loop clock line and semiconductor memory

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3262142B2 (en) 1992-01-16 2002-03-04 富士通株式会社 ATM cell forming apparatus, ATM cell forming method, node, and multiplexing method in node
SE503317C2 (en) * 1994-06-13 1996-05-13 Ericsson Telefon Ab L M Way and selector node for connecting STM cells in a circuit-emulated ATM selector
JP3307792B2 (en) * 1995-04-13 2002-07-24 株式会社日立製作所 Congestion control method in ATM switch and ATM-LAN
US5774469A (en) * 1996-04-01 1998-06-30 Telefonaktiebolaget Lm Ericsson Combined minicell alignment and header protection method and apparatus
US5822321A (en) * 1996-04-10 1998-10-13 Telefonaktiebolaget Lm Ericsson Minicell segmentation and reassembly
US5802051A (en) * 1996-06-10 1998-09-01 Telefonaktiebolaget Lm Ericsson Multiplexing of voice and data minicells
US6041039A (en) * 1997-03-20 2000-03-21 Nokia Telecommunications, Oy System and method for determining network bandwidth availability using priority level feedback

Similar Documents

Publication Publication Date Title
RU99125661A (en) SCHEME EMULATION OF SHORT PACKAGES
RU2211548C2 (en) Circuit emulation of short bursts
US5255291A (en) Microprocessor based packet isochronous clocking transmission system and method
EP0544975B1 (en) Time slot management system
US6754235B2 (en) Transmitter and receiver for a very high speed digital subscriber line
JP3636456B2 (en) Isochronous link protocol
US6782007B1 (en) TDM bus synchronization circuit and protocol and method of operation
US6195346B1 (en) Method and system for processing an HDLC message
EP0876017A1 (en) Digital clock recovery
WO2000049832A1 (en) A method and apparatus for measuring the timing difference between physical ima links and for delivering a time difference to the ima layer
EP0841767B1 (en) Method to transparently transport an incoming clock signal over a network segment, and related transmitter and receiver unit
US6272138B1 (en) Method and apparatus for reducing jitter or wander on internetworking between ATM network and PDH network
US7065103B1 (en) Hyper-concatenation across multiple parallel channels
US7447238B2 (en) Method for compensating for internal delays within each node and transmission delays between the nodes
KR970056106A (en) Statistical Multiplexing Units on Time Division Multiplexing (TDM) Buses
US5524107A (en) Multiport multidrop digital system
CN100490404C (en) A method for implementing service transmission in synchronous digital transmission network
Cisco FastPackets and Narrowband Trunks
Cisco FastPackets and Narrowband Trunks
Cisco FastPackets & Narrowband Trunks
JPH10262074A (en) Transmission and reception system
EP1432161A2 (en) Method and apparatus for recovering a reference clock
US7042845B1 (en) System and method for time division multiplexed switching of data using a high-speed packet switch
Cisco FastPackets and Narrowband Trunks
Cisco FastPackets and Narrowband Trunks