Claims (1)
Реляторный процессор для идентификации и селекции субмедианного и супрамедианного ранговых значений информационной переменной на заданном множестве n аналоговых сигналов, содержащий последовательно соединенные входной демультиплексор и выходной мультиплексор ранговой обработки четного числа n аналоговых сигналов, содержащих соответственно 0,5n и 0,5n-1 реляторов, каждый из которых содержит компаратор с инвертирующим и неинвертирующим входами, в каждом реляторе выход компаратора соединен с управляющими входами переключательных каналов релятора, все инвертирующие входы компараторов реляторов объединены и образуют информационный вход реляторного процессора, на который подается один из n аналоговый сигнал задающего множества, остальные n-1 аналоговые сигналы задающего множества в произвольном порядке подаются на неинвертирующие входы всех n-1 компараторов реляторов, в демультиплексоре i-й от входа процессора релятор содержит i переключательных каналов, состоящих из замыкающего и размыкающего ключей, входные и выходные выводы которых являются входами и выходами этих каналов, оба входа переключательного канала входного релятора демультиплексора (i=1) являются переключательными входами рангового процессора, на которые подаются первый и второй идентифицирующие сигналы, входы каждого переключательного канала в остальных реляторах демультиплексора (i=2, 3,..., 0,5n) соединены и образуют переключательные входы реляторов, а выходы переключательных каналов являются выходами реляторов, в реляторах демультиплексора первый выход первого переключательного канала (j=1) и последний выход последнего переключательного канала (j=i) в i-ом реляторе соединены соответственно с первым и последним переключательными входами последующего (i+1)-го релятора, в срединных выходах каждого i-го релятора четные выходы предыдущего (j-1)-го переключательного канала соединены с нечетными выходами последующего j-го переключательного канала, отличающийся тем, что входной релятор (i=0,5n+1) мультиплексора содержит 0,5n переключательных каналов и в каждом последующем реляторе мультиплексора число переключательных каналов уменьшается на единицу до достижения в выходном реляторе мультиплексора двух переключательных каналов, в мультиплексоре в каждом переключательном канале реляторов выходные выводы ключей соединены и образуют выходы реляторов, а входы переключательных каналов являются переключательными входами реляторов, в срединных переключательных входах каждого i-го релятора мультиплексора четные входы предыдущего (j-1)-го переключательного канала, соединены c нечетными входами последующего j-го переключательного канала релятора, для выходного релятора демультиплексора (i= 0,5n) и релятoров мультиплексора (i=0,5n+1, 0,5n+2,..., n-1) первый и последний выходы предыдущего релятора соединены соответственно с первым и последним входами последующего релятора, а выходы последнего (n-1)-го релятора мультиплексора являются первым и вторым выходами реляторного процессора, причем замыкающие и размыкающие ключи реляторов демультиплексора в реляторах мультиплексора заменяются соответственно на размыкающие и замыкающие.A relatory processor for identifying and selecting the submedian and supramedian rank values of an information variable on a given set of n analog signals, containing a series-connected input demultiplexer and an output rank multiplexer of an even number n of analog signals containing respectively 0.5n and 0.5n-1 relators, each of which contains a comparator with inverting and non-inverting inputs, in each relay the comparator output is connected to the control inputs of the switching channels to the relator, all the inverting inputs of the relator comparators are combined and form the information input of the relator processor, to which one of the n analog signals of the master set is fed, the remaining n-1 analog signals of the master set are randomly fed to the non-inverting inputs of all n-1 comparators of the relators, the demultiplexer, the i-th from the processor input, the relator contains i switching channels, consisting of the closing and disconnecting keys, the input and output conclusions of which are the inputs and outputs of these On the other hand, both inputs of the switching channel of the input relay of the demultiplexer (i = 1) are the switching inputs of the rank processor, to which the first and second identification signals are supplied, the inputs of each switching channel in the other relays of the demultiplexer (i = 2, 3, ..., 0, 5n) are connected and form the switching inputs of the relators, and the outputs of the switching channels are the outputs of the relators, in the relays of the demultiplexer, the first output of the first switching channel (j = 1) and the last output of the last switching analogs (j = i) in the i-th relay are connected respectively to the first and last switching inputs of the subsequent (i + 1) -th relay, in the middle outputs of each i-th relay the even outputs of the previous (j-1) -th switching channel are connected with odd outputs of the subsequent jth switching channel, characterized in that the input relator (i = 0.5n + 1) of the multiplexer contains 0.5n switching channels and in each subsequent multiplexer relator the number of switching channels decreases by one until the output relay reaches a the multiplexer of two switching channels, in the multiplexer in each switching channel of the relators, the output terminals of the keys are connected and form the outputs of the relators, and the inputs of the switching channels are the switching inputs of the relators, in the middle switching inputs of each i-th relay of the multiplexer the even inputs of the previous (j-1) -th switching channel, connected to the odd inputs of the subsequent j-th switching channel of the relator, for the output relay of the demultiplexer (i = 0.5n) and the relays of the multiplexer (i = 0.5n + 1, 0, 5n + 2, ..., n-1) the first and last outputs of the previous relator are connected respectively to the first and last inputs of the subsequent relator, and the outputs of the last (n-1) th relay of the multiplexer are the first and second outputs of the relator processor, and the opening keys of the demultiplexer relators in the multiplexer relays are replaced by opening and closing keys, respectively.