Claims (3)
1. Шифрующий блок, содержащий n-разрядный, где n - четное натуральное число, информационный вход, n-разрядный выход, m-разрядный управляющий вход и W ≥ 2 операционных узлов, одноразрядные информационные входы первого операционного узла являются одноразрядными информационными входами шифрующего блока, одноразрядные выходы V-го, где 1 ≅ V < W, операционного узла соединены с одноразрядными входами (V + 1)-го операционного узла, одноразрядные выходы W-го операционного узла являются одноразрядными выходами шифрующего блока, причем по крайней мере один операционный узел содержит одноразрядные управляющие входы, соединенные с одноразрядными управляющими входами шифрующего блока, отличающийся тем, что шифрующий блок дополнительно содержит по крайней мере один операционный узел, выполненный в виде узла управляемых перестановок, одноразрядные информационные входы которого соединены с одноразрядными управляющими входами шифрующего блока, одноразрядные выходы узла управляемых перестановок соединены с одноразрядными управляющими входами Р-того, где Р ≅ W, операционного узла, одноразрядные управляющие входы узла управляемых перестановок соединены с одноразрядными входами G-того, где G ≅ W, операционного узла.1. An encryption block containing n-bit, where n is an even integer, information input, n-bit output, m-bit control input and W ≥ 2 operating nodes, single-bit information inputs of the first operational node are single-bit information inputs of the encryption block, single-bit outputs of the Vth, where 1 ≅ V <W, of the operating unit are connected to single-bit inputs of the (V + 1) -th operating unit, single-bit outputs of the Wth operational node are single-bit outputs of the encryption unit, and at least one the operation unit contains one-bit control inputs connected to the one-bit control inputs of the encryption unit, characterized in that the encryption unit further comprises at least one operation unit made in the form of a controlled permutation node, the one-bit information inputs of which are connected to the one-bit control inputs of the encryption unit, one-bit the outputs of the controlled permutation node are connected to the single-bit control inputs of the Pth one, where P ≅ W, the operating node, the single-bit one of the control inputs of the controlled permutation node is connected to the single-bit inputs of G, where G ≅ W, of the operating node.
2. Шифрующий блок по п. 1, отличающийся тем, что узел управляемых перестановок выполнен в виде матрицы элементарных переключателей, каждый из которых содержит схему коммутации, первый и второй одноразрядные информационные входы, первый и второй одноразрядные выходы и одноразрядный управляющий вход, причем матрица содержит n-1 строку, j-тая, где j = 1, 2, 3,..., n-1, строка содержит n - j элементарных переключателей, управляющие одноразрядные входы которых соединены с управляющими одноразрядными входами узла управляемых перестановок, первый одноразрядный информационный вход которого соединен с первым одноразрядным информационным входом первого элементарного переключателя в первой строке матрицы, остальные n-1 одноразрядных информационных входов узла управляемых перестановок соединены поразрядно со вторыми одноразрядными информационными входами элементарных переключателей первой строки, первый одноразрядный информационный вход первого элементарного переключателя j-той, где j ≠ 1, строки соединен со вторым одноразрядным выходом первого элементарного переключателя (j - 1)-вой строки, в j-той, где j ≠ n-1, строке матрицы первый одноразрядный информационный вход i-того, где 1 < i ≅ n-j, элементарного переключателя соединен с первым одноразрядным выходом (i - 1)-вого элементарного переключателя этой строки, в j-той, где j ≠ 1, строке матрицы второй одноразрядный информационный вход i-того элементарного переключателя соединен со вторым одноразрядным выходом (i + 1)-вого элементарного переключателя (j - 1)-вой строки, первый одноразрядный выход (n - j)-того элементарного переключателя соединен с j-тым одноразрядным выходом узла управляемых перестановок, второй одноразрядный выход переключателя (n - 1)-вой строки соединен с последним одноразрядным выходом узла управляемых перестановок. 2. The encryption unit according to claim 1, characterized in that the controlled permutation node is made in the form of a matrix of elementary switches, each of which contains a switching circuit, first and second one-bit information inputs, first and second one-bit outputs and a single-bit control input, and the matrix contains n-1 line, j-th one, where j = 1, 2, 3, ..., n-1, the line contains n - j elementary switches, the single-bit control inputs of which are connected to the control single-bit inputs of the controlled permutation node, the first one-bit one information bit of which is connected to the first one-bit information input of the first elementary switch in the first row of the matrix, the remaining n-1 one-bit information inputs of the controlled permutation node are connected bitwise with the second one-bit information inputs of the elementary switches of the first row, the first one-bit information input of the first elementary switch of the j-th , where j ≠ 1, the lines are connected to the second single-bit output of the first elementary switch of the (j - 1) -th order ki, in the j-th, where j ≠ n-1, the row of the matrix is the first single-bit information input of the i-th, where 1 <i ≅ nj, of the elementary switch is connected to the first single-bit output of the (i - 1) -th elementary switch of this row, in the jth one, where j ≠ 1, the matrix row, the second one-bit information input of the i-th elementary switch is connected to the second single-bit output of the (i + 1) -th elementary switch of the (j - 1) -th row, the first one-bit output (n - j) -th elementary switch connected to the j-th single-bit node output controlled permutation, the second single-bit output switch (n - 1) -voy line connected with the last one-bit output node controlled permutations.
3. Шифрующий блок по п. 1, отличающийся тем, что в каждую j-тую, где j = 1, 2, ..., n/2, строку узла управляемых перестановок введен дешифратор, одноразрядные выходы которого соединены с одноразрядными управляющими входами элементарных переключателей в соответствующих строках, одноразрядные входы дешифраторов соединены поразрядно с одноразрядными управляющими входами узла управляемых перестановок. 3. The encryption block according to claim 1, characterized in that in each j-th, where j = 1, 2, ..., n / 2, a line of the controlled permutation node is introduced a decoder, the one-bit outputs of which are connected to the single-bit control inputs of elementary switches in the corresponding lines, the one-bit inputs of the decoders are connected bitwise with the single-bit control inputs of the node of controlled permutations.