Claims (11)
1. Способ компоновки элементной базы заказных больших интегральных схем, заключающийся в формировании ряда индивидуально проектируемых логических схем на основе системы элементов, включающий параллельные логические образования, отличающийся тем, что раскладывают часть логических схем системы элементов на q типов, где q≥1, простейших элементов, являющихся совпадающими схемными узлами по меньшей мере в двух индивидуально проектируемых логических схемах из ряда, состоящих по меньшей мере из одного физического компонента, выполняют по меньшей мере один вид топологии каждого типа простейшего элемента с P параметрами, где P≥1, формируют набор из Q типов стандартных логических схем, предназначенных для построения логических устройств большой интегральной схемы, часть из которых состоит из простейших элементов, устанавливают соответствующие топологии простейших элементов с возможностью их дальнейшего перемещения на задействованных входах и выходах соответствующих стандартных логических схем, размещают и трассируют топологии простейших элементов, формируя индивидуально проектируемые логические схемы с необходимыми топологиями, функциями, параметрами.1. The method of layout of the element base of custom large integrated circuits, which consists in the formation of a number of individually designed logic circuits based on a system of elements, including parallel logical formations, characterized in that they decompose part of the logic circuits of the system of elements into q types, where q≥1, simple elements which are the matching circuit nodes in at least two individually designed logic circuits from a series consisting of at least one physical component, at least one type of topology of each type of elementary element with P parameters, where P≥1, form a set of Q types of standard logic circuits intended for constructing logic devices of a large integrated circuit, some of which consist of simple elements, establish the corresponding topologies of simple elements with the possibility of their further movement at the involved inputs and outputs of the corresponding standard logic circuits, place and trace the topologies of the simplest elements, forming individually designed logic circuits with the necessary topologies, functions, parameters.
2. Способ компоновки элементной базы заказных БИС по п.1, отличающийся тем, что формируют каждый тип стандартной логической схемы с предельно возможным составом логических образований с максимальным числом логических входов у каждого из них. 2. The method of arranging the element base of custom LSIs according to claim 1, characterized in that each type of standard logic circuit is formed with the maximum possible composition of logical formations with the maximum number of logical inputs for each of them.
3. Система элементов большой интегральной схемы, предназначенная для построения элементной базы, содержащая совокупность логических схем, схемных образований, логических образований, часть из которых включает параллельные логические образования с токовым выходом, реализующие функцию NOR, отличающаяся тем, что дополнительно введены первый элемент нагрузки, второй элемент нагрузки, размножитель сигналов, мультиплексор, входной узел, причем первый элемент нагрузки предназначен для формирования нестандартного логического перепада напряжений Uл1 с минимальным значением 200 мВ, выполнен по схеме токового зеркала и имеет один свободный сигнальный вывод, второй элемент нагрузки предназначается для формирования в системе элементов стандартного логического перепада напряжения с величиной Uл и имеет один сигнальный вывод, размножитель сигналов состоит по меньшей мере из одного инвертора, вход и выход которого соответственно являются входом и выходом размножителя сигналов, мультиплексор состоит по меньшей мере из одного канала, содержащего один транзистор, сток, исток и затвор которого являются соответственно токовым выходом, токовым входом "данных" и входом управления мультиплексора, при этом для уменьшения входного сопротивления входов "данных" напряжение на его входах управления не должно превышать значения, обеспечивающего режим квазинасыщения выходного тока транзисторов мультиплексора; входной узел предназначен для передачи, а также для логического преобразования и передачи исходных сигналов, имеет один вход и один выход; причем выход входного узла подключен к сигнальному выводу первого элемента нагрузки и к входу размножителя сигналов, образуя первую дополнительную логическую схему (ПДЛС), вход выходного узла является входом-выходом ПДЛС, а выводы размножителя сигналов являются выходами ПДЛС; токовый выход параллельного логического образования подключен к выходу входного узла, сигнальному выводу первого элемента нагрузки и к входу размножителя сигналов, образуя вторую дополнительную логическую схему (ВДЛС), входы которой являются входами параллельного логического образования, а выходы являются выходами размножителя сигналов, вход входного узла является входом-выходом ВДЛС; каждый вход "данных" мультиплексора подключен к выходу входного узла, а его выход к входу размножителя сигналов и к сигнальному выводу второго элемента нагрузки, образуя третью дополнительную логическую схему (ТДЛС), вход каждого входного узла и каждый вход управления мультиплексора являются соответственно входами "данных" и управления ТДЛС, выходы размножителя сигналов являются выходами ТДЛС; каждый вход "данных" мультиплексора подключен к выходу входного узла, а его выход к входу размножителя сигналов и к сигнальному выводу второго элемента нагрузки, по меньшей мере к одному из входов "данных" мультиплексора подключен выход параллельного логического образования, образуя четвертую дополнительную логическую схему (ЧДЛС), входы каждого параллельного логического образования, вход каждого входного узла и входы управления мультиплексора являются соответственно входами, входами "данных" и входами управления ЧДЛС, выходы размножителя сигналов являются выходами ЧДЛС; первый и второй элементы нагрузки, размножитель сигналов, мультиплексор, а также параллельное логическое образование выполнены на простейших элементах; при построении логических устройств простейшие элементы размножителя сигналов, мультиплексора, параллельного логического образования устанавливаются на задействованных входах и выходах стандартных логических схем, использующих эти образования.3. The system of elements of a large integrated circuit designed to build an element base, containing a set of logic circuits, circuit formations, logical formations, some of which include parallel logic formations with current output, implementing the NOR function, characterized in that the first load element is additionally introduced, the second load element, a signal multiplier, a multiplexer, an input node, and the first load element is designed to form a non-standard logical voltage drop U l1 with a minimum value of 200 mV, is made according to the current mirror circuit and has one free signal output, the second load element is intended to form a standard logical voltage drop with U l and has one signal output in the system, the signal multiplier consists of at least of one inverter, the input and output of which respectively are the input and output of the signal multiplier, the multiplexer consists of at least one channel containing one transistor, drain, source and gate which are, respectively, current output, current input "data" and the control input of the multiplexer, wherein for decreasing the input impedance of inputs of "data" control voltage on its inputs does not exceed a value ensuring quasisaturated output current mux transistors mode; the input node is designed for transmission, as well as for logical conversion and transmission of source signals, has one input and one output; moreover, the output of the input node is connected to the signal output of the first load element and to the input of the signal multiplier, forming the first additional logic circuit (PDLS), the input of the output node is the PDL input-output, and the outputs of the signal multiplier are PDL outputs; the current output of the parallel logic formation is connected to the output of the input node, the signal output of the first load element and to the input of the signal multiplier, forming a second additional logic circuit (VDS), the inputs of which are the inputs of the parallel logic formation, and the outputs are the outputs of the signal multiplier, the input of the input node is VDS input / output; each input of the “data” of the multiplexer is connected to the output of the input node, and its output to the input of the signal multiplier and to the signal output of the second load element, forming the third additional logic circuit (TDS), the input of each input node and each control input of the multiplexer are respectively the inputs of the “data” "and control TDLS, the outputs of the signal multiplier are outputs TDLS; each input of the “data” of the multiplexer is connected to the output of the input node, and its output to the input of the signal multiplier and to the signal output of the second load element, the output of the parallel logic formation is connected to at least one of the inputs of the “data” of the multiplexer, forming a fourth additional logic circuit ( ChDLS), the inputs of each parallel logical formation, the input of each input node and the control inputs of the multiplexer are respectively the inputs, inputs of the "data" and control inputs of the ChDS, multiply the outputs ator signals are outputs CHDLS; the first and second load elements, a signal multiplier, a multiplexer, as well as a parallel logical formation are made on the simplest elements; when constructing logical devices, the simplest elements of a signal multiplier, multiplexer, parallel logic formation are installed on the inputs and outputs of standard logic circuits using these formations.
4. Система элементов по п.3, отличающаяся тем, что по меньшей мере один инвертор размножителя сигналов выполнен в виде транзистора, сток которого является токовым выходом инвертора, а затвор входом инвертора. 4. The element system according to claim 3, characterized in that at least one inverter of the signal multiplier is made in the form of a transistor, the drain of which is the current output of the inverter, and the gate is the input of the inverter.
5. Система элементов по п.3, отличающаяся тем, что по меньшей мере один инвертор размножителя сигналов выполнен в виде транзистора, сток которого подключен к сигнальному выводу первого элемента нагрузки и является выходом инвертора, а затвор является входом инвертора. 5. The element system according to claim 3, characterized in that at least one inverter of the signal multiplier is made in the form of a transistor, the drain of which is connected to the signal output of the first load element and is the output of the inverter, and the gate is the input of the inverter.
6. Система элементов по п.3, отличающаяся тем, что пол меньшей мере один инвертор размножителя выполнен в виде известной КМОП схемы. 6. The element system according to claim 3, characterized in that the floor of at least one inverter of the breeder is made in the form of a known CMOS circuit.
7. Система элементов по пп. 3-6, отличающаяся тем, что вход входного узла соединен с его выходом. 7. The system of elements according to paragraphs. 3-6, characterized in that the input of the input node is connected to its output.
8. Система элементов по пп. 3-7, отличающаяся тем, что входной узел выполнен в виде известной схемы сериесного логического образования, осуществляющего функцию NAND, токовый выход которого подключен к входу и выходу входного узла, а входы являются первой группой дополнительных входов входного узла. 8. The system of elements according to paragraphs. 3-7, characterized in that the input node is made in the form of a well-known serial logic circuit that performs the NAND function, the current output of which is connected to the input and output of the input node, and the inputs are the first group of additional inputs of the input node.
9. Система элементов по пп. 3-8, отличающаяся тем, что входной узел выполнен в виде комбинированного логического образования, представляющего собой комбинацию параллельного и сериесного логического образования, содержащего по меньшей мере три транзистора, стоки по меньшей мере двух из которых соединены параллельно и двух любых - последовательно, по меньшей мере один из стоков и затворы всех транзисторов являются соответственно токовым выходом и входами комбинированного логического образования, токовый выход которого подключен к входу и выходу входного узла, а входы являются другой группой дополнительных входов входного узла. 9. The system of elements according to paragraphs. 3-8, characterized in that the input node is made in the form of a combined logical formation, which is a combination of parallel and serial logical education containing at least three transistors, the drains of at least two of which are connected in parallel and any two in series, at least at least one of the drains and gates of all transistors are respectively the current output and inputs of the combined logic formation, the current output of which is connected to the input and output of the input node, and the input Dy are another group of additional inputs of the input node.
10. Система элементов по пп. 3-9, отличающаяся тем, что в мультиплексор введен по меньшей мере один элемент тока смещения с сигнальным выводом, подключенным к одному из входов "данных", выполняющий функцию высокоомного сопротивления и предназначенный для фиксации высокого уровня напряжения логического сигнала на этом входе. 10. The system of elements according to paragraphs. 3-9, characterized in that at least one bias current element is introduced into the multiplexer with a signal output connected to one of the “data” inputs, which performs the function of high-impedance resistance and is designed to fix a high voltage level of a logical signal at this input.
11. Система элементов по пп. 3-10, отличающаяся тем, что в одноканальном мультиплексоре его вход управления подключен к сигнальному выводу первого элемента нагрузки. 11. The system of elements according to paragraphs. 3-10, characterized in that in a single-channel multiplexer, its control input is connected to the signal output of the first load element.