Claims (2)
1. Способ кодирования-декодирования изображения, состоящий в том, что осуществляют прием цифрового сигнала изображения, разделяют его на блоки, содержащие набор пикселов в каждом блоке, которые описывают вектором, создают квантуемое векторное пространство, формируют из первого кадра изображения (из сигнала, соответствующего первому кадру изображения) библиотеку эталонов путем адаптации сжатию конкретных блоков изображения, в библиотеке вычисляют аналоги эталонов для каждого из блоков изображения, формируют сигнал разности между текущим значением сигнала и соответствующим ему значением из библиотеки эталонов, формируют сигнал квадрата разности между текущим значением сигнала и соответствующим ему значением из библиотеки эталонов, суммируют квадраты разностей для восьми блоков сигнала, полученные суммы квадратов разностей попарно складывают для получения общей суммы, запоминают полученный код блока изображения, при декодировании заполненный код блока изображения, определяют адрес блока в библиотеке эталонов, считывают этот блок в буферную память с последующим формированием восстановленного изображения, отличающийся тем, что ближайший блок из библиотеки эталонов, соответствующий каждому блоку изображения находят путем определения минимального эвклидова расстояния, используя полученную общую сумму, при декодировании заменяют многокомпонентный входной вектор изображения однокомпонентным номером эталонного вектора.1. A method of encoding-decoding an image, which consists in receiving a digital image signal, dividing it into blocks containing a set of pixels in each block, which are described by a vector, create a quantized vector space, form from the first frame of the image (from the signal corresponding the first frame of the image) a library of standards by adapting the compression of specific image blocks, analogs of standards for each of the image blocks are calculated in the library, a difference signal between the current the signal value and its corresponding value from the library of standards, form the signal of the square of the difference between the current signal value and the corresponding value from the library of standards, sum the squares of the differences for eight signal blocks, the resulting sum of the squares of the differences are added in pairs to obtain the total amount, the received block code is stored images, when decoding the filled code of the image block, determine the address of the block in the library of standards, read this block into the buffer memory, followed by by framing the reconstructed image, characterized in that the closest block from the reference library corresponding to each image block is found by determining the minimum Euclidean distance using the obtained total; when decoding, the multicomponent input vector of the image is replaced by the single-component number of the reference vector.
2. Устройство кодирования-декодирования изображения, содержащее кодер, включающий регистр выбора входных данных, последовательно соединенные блок оперативной памяти эталонов, блок вычитания, квадратор и первый накопитель, а также блок управления выбором эталона, выход которого подключен к входу блока оперативной памяти эталонов, декодер, содержащий входной регистр выборки, последовательно соединенные блок генерации адреса, блок формирования и счета адреса памяти эталона, блок оперативной памяти эталонов и выходной регистр, отличающееся тем, что в кодере введены первый и второй блоки оперативной памяти на четыре строки, первый коммутатор, второй, третий и четвертый накопители, первый, второй и третий сумматоры и решающий блок, при этом первый и второй выходы регистра выбора входных данных подключены к входам первого и второго блоков оперативной памяти, выходы которых соединены соответственно с первым и вторым входами первого коммутатора, выход которого подключен к второму входу блока вычитания, выход квадратора соединен с входами второго, третьего и четвертого накопителей, выходы первого и второго накопителей подключены к первому и второму входам первого сумматора, а третьего и четвертого накопителей - к первому и второму входам второго сумматора, выходы которых соединены с первым и вторым входами третьего сумматора, выход которого подключен к входу решающего блока, первый выход которого есть выход кодера, второй выход решающего блока соединен с входом блока управления выбором эталона, второй вход блока оперативной памяти эталонов соединен с входом устройства, в декодер введены третий и четвертый блоки оперативной памяти на четыре строки и второй коммутатор, причем первый и второй выходы регистра выборки соединены с входами третьего и четвертого блоков оперативной памяти, выходы которых подключены соответственно к первому и второму входам второго коммутатора, выход второго коммутатора подключен к входу блока генерации адреса эталонов, выход выходного регистра есть выход устройства. 2. An image encoding-decoding device comprising an encoder including an input data selection register, serially connected reference memory block, a subtraction block, a quadrator and a first drive, as well as a reference selection control unit, the output of which is connected to the input of the reference memory block, a decoder comprising an input register for sampling, a series-connected block for generating an address, a block for generating and counting a memory address for a standard, a block for random access memory, and an output register for the fact that the encoder introduced the first and second blocks of RAM on four lines, the first switch, the second, third and fourth drives, the first, second and third adders and the decision block, while the first and second outputs of the input data selection register are connected to the inputs the first and second blocks of RAM, the outputs of which are connected respectively to the first and second inputs of the first switch, the output of which is connected to the second input of the subtraction unit, the output of the quad is connected to the inputs of the second, third and fourth firs, the outputs of the first and second drives are connected to the first and second inputs of the first adder, and the third and fourth drives are connected to the first and second inputs of the second adder, the outputs of which are connected to the first and second inputs of the third adder, the output of which is connected to the input of the deciding unit, the first the output of which is the output of the encoder, the second output of the decisive block is connected to the input of the control unit for selecting a reference, the second input of the block of RAM memory of the samples is connected to the input of the device, the third and fourth blocks are introduced into the decoder ki of RAM on four lines and a second switch, with the first and second outputs of the sample register connected to the inputs of the third and fourth blocks of RAM, the outputs of which are connected respectively to the first and second inputs of the second switch, the output of the second switch is connected to the input of the reference address generation unit, the output of the output register is the output of the device.