Claims (1)
Результатом осуществления заявляемого изобретения является получение универсального средства контроля широкого круга цифровых ИМС, при использовании которого практически полностью отсутствуют затраты на разработку программ контроля отдельных типов микросхем. Указанный результат достигается благодаря тому, что в устройство, содержащее N-разрядный формирователь тестовой последовательности входных сигналов объекта контроля, N-канальный сигнатурный анализатор и устройство синхронизации, введены N D-триггеров, N схем ИСКЛЮЧАЮЩЕЕ ИЛИ, N схем И с инверсной логикой и N резисторов, выход каждого разряда формирователя тестовой последовательности соединен с входом данных D-триггера и первым входом схемы ИСКЛЮЧАЮЩЕЕ ИЛИ, выход D-триггера соединен с вторым входом схемы ИСКЛЮЧАЮЩЕЕ ИЛИ и через резистор с входом объекта контроля, выход схемы ИСКЛЮЧАЮЩЕЕ ИЛИ соединен с первым входом схемы И, второй вход схемы И первого разряда формирователя соединен с входом синхронимции D-триггера и выходом тактовых синхроимпульсов устройства синхронизации, а второй вход схемы И каждого последующего разряда формирователя соединен с входом синхронизации D-триггера данного разряда и выходом схемы И предыдущего разряда, выход схемы И последнего разряда формирователя соединен с входом синхронизации формирователя тестовой последовательности.The result of the implementation of the claimed invention is to obtain a universal means of monitoring a wide range of digital integrated circuits, using which there are almost no costs for the development of control programs for individual types of microcircuits. This result is achieved due to the fact that N D-flip-flops, N EXCLUSIVE OR circuits, N AND circuits with inverse logic and N are introduced into the device containing the N-bit shaper of the test sequence of input signals of the control object, the N-channel signature analyzer and the synchronization device resistors, the output of each discharge of the test sequence former is connected to the data input of the D-trigger and the first input of the EXCLUSIVE OR circuit, the output of the D-trigger is connected to the second input of the EXCLUSIVE OR circuit and through the resistor with input house of the control object, the output of the circuit EXCLUSIVE OR connected to the first input of the circuit AND, the second input of the circuit And the first discharge of the driver is connected to the synchronization input of the D-trigger and the output of the clock pulses of the synchronization device, and the second input of the circuit And of each subsequent discharge of the driver is connected to the synchronization input D -trigger of this discharge and the output of the circuit AND the previous discharge, the output of the circuit AND the last discharge of the shaper is connected to the synchronization input of the shaper of the test sequence.