RU81020U1 - SELF-CHECKED TEST FOR SEVERE-BIT CODE - Google Patents
SELF-CHECKED TEST FOR SEVERE-BIT CODE Download PDFInfo
- Publication number
- RU81020U1 RU81020U1 RU2008139546/22U RU2008139546U RU81020U1 RU 81020 U1 RU81020 U1 RU 81020U1 RU 2008139546/22 U RU2008139546/22 U RU 2008139546/22U RU 2008139546 U RU2008139546 U RU 2008139546U RU 81020 U1 RU81020 U1 RU 81020U1
- Authority
- RU
- Russia
- Prior art keywords
- input
- output
- additional
- inputs
- tester
- Prior art date
Links
Landscapes
- Tests Of Electronic Circuits (AREA)
Abstract
Полезная модель относится к вычислительной технике, а именно к устройствам диагностики с самоконтролем. Самопроверяемый тестер для семиразрядного кода содержит двенадцать основных элементов ИЛИ, восемь основных элементов И, тринадцать дополнительных элементов ИЛИ и пять дополнительных элементов И. При поступлении на входы 21,...,27 тестера наборов кода «1 из 7» на его выходах 28, 29 будет формироваться слово «00», что свидетельствует о том, что данные наборы не принадлежат коду «2 из 7». В тоже время на выходах 47, 49 тестера на тех же наборах будут формироваться слова «01» или «10», что свидетельствует о принадлежности входных наборов коду «1 из 7». При поступлении на те же входы тестера наборов кода «2 из 7» на его выходах 28, 29 будут формироваться слова «01» или «10», что свидетельствует о принадлежности входных наборов коду «2 из 7». В тоже время на выходах 47, 49 тестера на тех же наборах будет формироваться слово «11», что свидетельствует о том, что эти наборы не принадлежат коду «1 из 7». При поступлении на те же входы тестера набора: 0000000, как на выходах 28, 29, так и на выходах 47, 49 будет сформировано слово «00», а при поступлении набора: 0000111 на обеих парах выходов будет сформированы слова «11», что свидетельствует о том, что эти входные наборы не принадлежат контролируемым данным тестером кодам. Технический результат - увеличение функциональных возможностей достигается за счет дополнительного контроля кода «1 из 7», помимо контроля кода «2 из 7».The utility model relates to computer technology, namely to self-monitoring diagnostic devices. A self-checking tester for a seven-digit code contains twelve basic elements of OR, eight basic elements of AND, thirteen additional elements of OR and five additional elements of I. When entering the inputs of testers 21, ..., 27 of the code set “1 of 7” at its outputs 28, 29, the word “00” will be formed, which indicates that these sets do not belong to the “2 of 7” code. At the same time, at the outputs 47, 49 of the tester, the words “01” or “10” will be formed on the same sets, which indicates that the input sets belong to the code “1 of 7”. Upon receipt of the “2 of 7” code sets at the same inputs of the tester, the words “01” or “10” will be generated at its outputs 28, 29, which indicates that the input sets belong to the “2 of 7” code. At the same time, at the outputs 47, 49 of the tester, the word “11” will be formed on the same sets, which indicates that these sets do not belong to the “1 of 7” code. Upon receipt of the dial tester at the same inputs: 0000000, both the outputs 28, 29 and outputs 47, 49 will generate the word “00”, and upon receipt of the dial: 0000111, the words “11” will be generated on both pairs of outputs indicates that these input sets do not belong to the codes controlled by this tester. EFFECT: increased functionality is achieved due to additional control of the code “1 out of 7”, in addition to control of the code “2 out of 7”.
Description
Полезная модель относится к вычислительной технике, а именно к устройствам диагностики с самоконтролем.The utility model relates to computer technology, namely to self-monitoring diagnostic devices.
Известен самопроверяемый тестер для семиразрядного кода, содержащий элементы И и ИЛИ, предназначенный для контроля кода «2 из 7» (Сапожников В.В. Сапожников Вл.В. Дискретные автоматы с обнаружением отказов. - Л.: Энергоатомиздат, 1984, с.106, п.9).A well-known self-checking tester for a seven-digit code containing AND and OR elements, designed to control the "2 of 7" code (Sapozhnikov V.V. Sapozhnikov V.V. Discrete automata with fault detection. - L.: Energoatomizdat, 1984, p.106 , item 9).
Недостатком этого самопроверяемого тестера для семиразрядного кода является сложность, а также недостаточные функциональные возможности, так как он не позволяет контролировать код «1 из 7».The disadvantage of this self-checking tester for a seven-bit code is the complexity, as well as insufficient functionality, since it does not allow you to control the code “1 out of 7”.
Наиболее близким техническим решением к заявляемой полезной модели является самопроверяемый тестер для кода «2 из 7», содержащий двенадцать элементов ИЛИ и восемь элементов И, в котором выход первого элемента ИЛИ соединен с первым входом первого элемента И, второй вход которого соединен с выходом восьмого элемента ИЛИ, выход второго элемента И соединен с первым входом второго элемента ИЛИ, выход которого соединен с входами третьего и четвертого элементов ИЛИ, выход третьего элемента ИЛИ соединен с первыми входами пятого и шестого элементов ИЛИ, выходы которых соединены с первыми входами соответственно третьего и четвертого элементов И, выход четвертого элемента ИЛИ соединен с вторым входом третьего элемента И, выход пятого элемента И соединен с вторым входом второго элемента ИЛИ, выход седьмого элемента ИЛИ соединен с первыми входами восьмого элемента ИЛИ и седьмого элемента И, выход девятого элемента ИЛИ соединен с первыми входами шестого элемента И и десятого элемента ИЛИ, выход которого соединен с вторыми входами восьмого элемента ИЛИ и седьмого элемента И, выход которого соединен с вторым входом пятого элемента ИЛИ и с первым входом одиннадцатого элемента ИЛИ, выход которого соединен с The closest technical solution to the claimed utility model is a self-checking tester for the code "2 of 7" containing twelve OR elements and eight AND elements, in which the output of the first OR element is connected to the first input of the first AND element, the second input of which is connected to the output of the eighth element OR, the output of the second AND element is connected to the first input of the second OR element, the output of which is connected to the inputs of the third and fourth elements OR, the output of the third OR element is connected to the first inputs of the fifth and sixth element OR, the outputs of which are connected to the first inputs of the third and fourth AND elements respectively, the output of the fourth OR element is connected to the second input of the third AND element, the output of the fifth AND element is connected to the second input of the second OR element, the output of the seventh OR element is connected to the first inputs of the eighth element OR and the seventh AND element, the output of the ninth OR element is connected to the first inputs of the sixth AND element and the tenth OR element, the output of which is connected to the second inputs of the eighth OR element and the seventh AND element, the output is cerned is connected to the second input of the fifth OR gate with a first input of the eleventh OR gate whose output is connected to
первым входом двенадцатого элемента ИЛИ и с вторым входом четвертого элемента ИЛИ, выход двенадцатого элемента ИЛИ соединен с вторым входом четвертого элемента И, выход шестого элемента И соединен с вторыми входами шестого и одиннадцатого элементов ИЛИ, выход первого элемента И соединен с вторыми входами третьего и двенадцатого элементов ИЛИ, выход восьмого элемента И соединен с третьим входом второго элемента ИЛИ, первый вход тестера соединен с первыми входами первого элемента ИЛИ и второго элемента И, вторые входы которых соединены с вторым входом тестера, третий вход тестера соединен с первыми входами седьмого элемента ИЛИ и пятого элемента И, вторые входы которых соединены с четвертым входом тестера, пятый вход тестера соединен с первыми входами девятого элемента ИЛИ и восьмого элемента И, вторые входы которых соединены с шестым входом тестера, седьмой вход тестера соединен с вторыми входами десятого элемента ИЛИ и шестого элемента И, выход четвертого элемента И соединен с первым, а выход третьего элемента И - с вторым выходами тестера (SU 1425847, Н03М 7/22, бюл. №35 от 23.09.88.).the first input of the twelfth OR element and with the second input of the fourth OR element, the output of the twelfth OR element is connected to the second input of the fourth AND element, the output of the sixth AND element is connected to the second inputs of the sixth and eleventh OR elements, the output of the first AND element is connected to the second inputs of the third and twelfth OR elements, the output of the eighth AND element is connected to the third input of the second OR element, the first input of the tester is connected to the first inputs of the first OR element and the second AND element, the second inputs of which are connected to by the tester input, the third tester input is connected to the first inputs of the seventh OR element and the fifth AND element, the second inputs of which are connected to the fourth tester input, the fifth tester input is connected to the first inputs of the ninth OR element and the eighth AND element, the second inputs of which are connected to the sixth input tester, the seventh input of the tester is connected to the second inputs of the tenth OR element and the sixth element AND, the output of the fourth element And is connected to the first, and the output of the third element And is connected to the second outputs of the tester (SU 1425847, Н03М 7/22, bull. No. 35 dated 09/23/88.).
Недостатком данного самопроверяемого тестера для семиразрядного кода являются недостаточные функциональные возможности, так как он не позволяет контролировать код «1 из 7». Данное обстоятельство ограничивает область его применения.The disadvantage of this self-checking tester for a seven-digit code is the lack of functionality, since it does not allow you to control the code "1 out of 7". This circumstance limits the scope of its application.
Задача полезной модели - увеличение функциональных возможностей самопроверяемого тестера для семиразрядного кода за счет дополнительного контроля кода «1 из 7».The objective of the utility model is to increase the functionality of a self-checking tester for a seven-bit code due to the additional control of the “1 out of 7” code.
Технический результат достигается тем, что в самопроверяемый тестер для семиразрядного кода, содержащий двенадцать элементов ИЛИ и восемь элементов И, в котором выход первого элемента ИЛИ соединен с первым входом первого элемента И, второй вход которого соединен с выходом восьмого элемента ИЛИ, выход второго элемента И соединен с первым The technical result is achieved in that in a self-checking tester for a seven-bit code containing twelve OR elements and eight AND elements, in which the output of the first OR element is connected to the first input of the first AND element, the second input of which is connected to the output of the eighth OR element, the output of the second AND element connected to the first
входом второго элемента ИЛИ, выход которого соединен с входами третьего и четвертого элементов ИЛИ, выход третьего элемента ИЛИ соединен с первыми входами пятого и шестого элементов ИЛИ, выходы которых соединены с первыми входами соответственно третьего и четвертого элементов И, выход четвертого элемента ИЛИ соединен с вторым входом третьего элемента И, выход пятого элемента И соединен с вторым входом второго элемента ИЛИ, выход седьмого элемента ИЛИ соединен с первыми входами восьмого элемента ИЛИ и седьмого элемента И, выход девятого элемента ИЛИ соединен с первыми входами шестого элемента И и десятого элемента ИЛИ, выход которого соединен с вторыми входами восьмого элемента ИЛИ и седьмого элемента И, выход которого соединен с вторым входом пятого элемента ИЛИ и с первым входом одиннадцатого элемента ИЛИ, выход которого соединен с первым входом двенадцатого элемента ИЛИ и с вторым входом четвертого элемента ИЛИ, выход двенадцатого элемента ИЛИ соединен с вторым входом четвертого элемента И, выход шестого элемента И соединен с вторыми входами шестого и одиннадцатого элементов ИЛИ, выход первого элемента И соединен с вторыми входами третьего и двенадцатого элементов ИЛИ, выход восьмого элемента И соединен с третьим входом второго элемента ИЛИ, первый вход тестера соединен с первыми входами первого элемента ИЛИ и второго элемента И, вторые входы которых соединены с вторым входом тестера, третий вход тестера соединен с первыми входами седьмого элемента ИЛИ и пятого элемента И, вторые входы которых соединены с четвертым входом тестера, пятый вход тестера соединен с первыми входами девятого элемента ИЛИ и восьмого элемента И, вторые входы которых соединены с шестым входом тестера, седьмой вход тестера соединен с вторыми входами десятого элемента ИЛИ и шестого элемента И, выход четвертого элемента И соединен с первым, а выход третьего элемента И - с вторым выходами тестера, введены тринадцать дополнительных элементов ИЛИ и пять дополнительных элементов И, при этом входы первого дополнительного элемента И the input of the second OR element, the output of which is connected to the inputs of the third and fourth OR elements, the output of the third OR element is connected to the first inputs of the fifth and sixth OR elements, the outputs of which are connected to the first inputs of the third and fourth AND elements, the output of the fourth OR element is connected to the second the input of the third AND element, the output of the fifth AND element is connected to the second input of the second OR element, the output of the seventh OR element is connected to the first inputs of the eighth OR element and the seventh AND element, the output of the ninth OR element is connected to the first inputs of the sixth AND element and the tenth OR element, the output of which is connected to the second inputs of the eighth OR element and the seventh AND element, the output of which is connected to the second input of the fifth OR element and the first input of the eleventh OR element, the output of which is connected to the first the input of the twelfth OR element and with the second input of the fourth OR element, the output of the twelfth OR element is connected to the second input of the fourth AND element, the output of the sixth AND element is connected to the second inputs of the sixth and eleventh OR elements, the output of the first AND element is connected to the second inputs of the third and twelfth OR elements, the output of the eighth AND element is connected to the third input of the second OR element, the first input of the tester is connected to the first inputs of the first OR element and the second AND element, the second inputs of which are connected to the second the input of the tester, the third input of the tester is connected to the first inputs of the seventh OR element and the fifth element AND, the second inputs of which are connected to the fourth input of the tester, the fifth input of the tester is connected to the first inputs of the ninth OR element and the eighth element And, the second inputs of which are connected to the sixth input of the tester, the seventh input of the tester is connected to the second inputs of the tenth OR element and the sixth element And, the output of the fourth element And is connected to the first, and the output of the third element And to the second outputs of the tester, thirteen additional OR elements and five additional AND elements, while the inputs of the first additional AND element
соединены с первым и третьим входами тестера, первый вход второго дополнительного элемента ИЛИ соединен с пятым входом тестера, второй вход - с выходом первого основного элемента ИЛИ, входы третьего дополнительного элемента ИЛИ соединены с вторым и пятым входом тестера, первый вход четвертого дополнительного элемента ИЛИ соединен с пятым входом тестера, второй вход - с выходом седьмого основного элемента ИЛИ, шестой вход тестера соединен с первыми входами пятого и шестого дополнительных элементов ИЛИ, седьмой вход тестера соединен с первыми входами седьмого и восьмого дополнительных элементов ИЛИ, выход первого дополнительного элемента ИЛИ соединен с первыми входами девятого дополнительного элемента ИЛИ и первого дополнительного элемента И, вторые входы которых соединены с выходом второго дополнительного элемента ИЛИ, выход третьего дополнительного элемента ИЛИ соединен с первыми входами второго дополнительного элемента И и десятого дополнительного элемента ИЛИ, вторые входы которых соединены с выходом четвертого дополнительного элемента ИЛИ, выход первого дополнительного элемента И соединен с первым входом одиннадцатого дополнительного элемента ИЛИ, второй вход которого соединен с выходом второго дополнительного элемента И а выход - с вторым входом пятого дополнительного элемента ИЛИ и с первым входом двенадцатого дополнительного элемента ИЛИ, выход девятого элемента ИЛИ соединен с первым входом третьего дополнительного элемента И, второй вход которого соединен с выходом десятого дополнительного элемента ИЛИ, а выход - с вторым входом седьмого дополнительного элемента ИЛИ и с первым входом тринадцатого дополнительного элемента ИЛИ, выход пятого дополнительного элемента ИЛИ соединен с вторыми входами восьмого и тринадцатого дополнительных элементов ИЛИ, выход седьмого дополнительного элемента ИЛИ соединен с вторыми входами шестого и двенадцатого дополнительных элементов ИЛИ, выход шестого дополнительного элемента ИЛИ соединен с первым входом четвертого connected to the first and third inputs of the tester, the first input of the second additional OR element is connected to the fifth input of the tester, the second input is to the output of the first main OR element, the inputs of the third additional OR element are connected to the second and fifth input of the tester, the first input of the fourth additional OR element is connected with the fifth input of the tester, the second input with the output of the seventh main element OR, the sixth input of the tester is connected to the first inputs of the fifth and sixth additional elements OR, the seventh input of the tester is connected to the first the input inputs of the seventh and eighth additional OR elements, the output of the first additional OR element is connected to the first inputs of the ninth additional OR element and the first additional AND element, the second inputs of which are connected to the output of the second additional OR element, the output of the third additional OR element is connected to the first inputs of the second additional element AND and the tenth additional OR element, the second inputs of which are connected to the output of the fourth additional OR element, the output of the first additional element AND is connected to the first input of the eleventh additional OR element, the second input of which is connected to the output of the second additional element AND and the output to the second input of the fifth additional OR element and to the first input of the twelfth additional OR element, the output of the ninth OR element is connected to the first input of the third additional AND element, the second input of which is connected to the output of the tenth additional OR element, and the output - with the second input of the seventh additional OR element and with the first input of the thirteenth additional OR element, the output of the fifth additional OR element is connected to the second inputs of the eighth and thirteenth additional OR elements, the output of the seventh additional OR element is connected to the second inputs of the sixth and twelfth additional OR elements, the output of the sixth additional OR element is connected to the first input of the fourth
дополнительного элемента И, второй вход которого соединен с выходом тринадцатого дополнительного элемента ИЛИ, а выход - с первым дополнительным выходом тестера, выход восьмого дополнительного элемента ИЛИ соединен с первым входом пятого дополнительного элемента И второй вход которого соединен с выходом двенадцатого дополнительного элемента ИЛИ, а выход - с вторым дополнительным выходом тестера.additional AND element, the second input of which is connected to the output of the thirteenth additional OR element, and the output is connected to the first additional output of the tester, the output of the eighth additional OR element is connected to the first input of the fifth additional element AND the second input of which is connected to the output of the twelfth additional OR element, and the output - with the second additional output of the tester.
Функциональная схема самопроверяемого тестера для семиразрядного кода представлена на чертеже.A functional diagram of a self-checking tester for a seven-digit code is shown in the drawing.
Самопроверяемый тестер для семиразрядного кода, содержащий двенадцать основных элементов ИЛИ 1,...,ИЛИ 12, восемь основных элементов И 13,...,И 20, тринадцать дополнительных элементов ИЛИ и пять дополнительных элементов И, в котором выход первого элемента ИЛИ 1 соединен с первым входом первого элемента И 13, второй вход которого соединен с выходом восьмого элемента ИЛИ 8, выход второго элемента И 14 соединен с первым входом второго элемента ИЛИ 2, выход которого соединен с входами третьего и четвертого элементов ИЛИ 3 и ИЛИ 4, выход третьего элемента ИЛИ 3 соединен с первыми входами пятого и шестого элементов ИЛИ 5 и ИЛИ 6, выходы которых соединены с первыми входами соответственно третьего и четвертого элементов И 15 и И 16, выход четвертого элемента ИЛИ 4 соединен с вторым входом третьего элемента И 15, выход пятого элемента И 17 соединен с вторым входом второго элемента ИЛИ 2, выход седьмого элемента ИЛИ 7 соединен с первыми входами восьмого элемента ИЛИ 8 и седьмого элемента И 19, выход девятого элемента ИЛИ 9 соединен с первыми входами шестого элемента И 18 и десятого элемента ИЛИ 10, выход которого соединен с вторыми входами восьмого элемента ИЛИ 8 и седьмого элемента И 19, выход которого соединен с вторым входом пятого элемента ИЛИ 5 и с первым входом одиннадцатого элемента ИЛИ 11, выход которого соединен с первым входом двенадцатого элемента ИЛИ 12 и с вторым входом четвертого элемента ИЛИ 4, выход двенадцатого элемента ИЛИ 12 соединен с вторым входом четвертого Self-checking tester for a seven-digit code containing twelve basic elements OR 1, ..., OR 12, eight basic elements AND 13, ..., AND 20, thirteen additional elements OR and five additional elements AND, in which the output of the first element OR 1 connected to the first input of the first element And 13, the second input of which is connected to the output of the eighth element OR 8, the output of the second element And 14 is connected to the first input of the second element OR 2, the output of which is connected to the inputs of the third and fourth elements OR 3 and OR 4, the output third element AND LI 3 is connected to the first inputs of the fifth and sixth elements OR 5 and OR 6, the outputs of which are connected to the first inputs of the third and fourth elements And 15 and 16, respectively, the output of the fourth element OR 4 is connected to the second input of the third element And 15, the output of the fifth element And 17 is connected to the second input of the second element OR 2, the output of the seventh element OR 7 is connected to the first inputs of the eighth element OR 8 and the seventh element And 19, the output of the ninth element OR 9 is connected to the first inputs of the sixth element AND 18 and the tenth element OR 10, output which o connected to the second inputs of the eighth element OR 8 and the seventh element AND 19, the output of which is connected to the second input of the fifth element OR 5 and to the first input of the eleventh element OR 11, the output of which is connected to the first input of the twelfth element OR 12 and to the second input of the fourth element OR 4, the output of the twelfth element OR 12 is connected to the second input of the fourth
элемента И 16, выход шестого элемента И 18 соединен с вторыми входами шестого и одиннадцатого элементов ИЛИ 6 и ИЛИ 11, выход первого элемента И 13 соединен с вторыми входами третьего и двенадцатого элементов ИЛИ 3 и ИЛИ 12, выход восьмого элемента И 20 соединен с третьим входом второго элемента ИЛИ 2, первый вход тестера 21 соединен с первыми входами первого элемента ИЛИ 1 и второго элемента И 14, вторые входы которых соединены с вторым входом тестера 22, третий вход тестера 23 соединен с первыми входами седьмого элемента ИЛИ 7 и пятого элемента И 17, вторые входы которых соединены с четвертым входом тестера 24, пятый вход тестера 25 соединен с первыми входами девятого элемента ИЛИ 9 и восьмого элемента И 20, вторые входы которых соединены с шестым входом тестера 26, седьмой вход тестера 27 соединен с вторыми входами десятого элемента ИЛИ 10 и шестого элемента И 18, выход четвертого элемента И 16 соединен с первым, а выход третьего элемента И 15 - с вторым выходами тестера 28 и 29, входы первого дополнительного элемента И 30 соединены с первым и третьим входами тестера, первый вход второго дополнительного элемента ИЛИ 31 соединен с пятым входом тестера 25, второй вход - с выходом первого основного элемента ИЛИ 1, входы третьего дополнительного элемента ИЛИ 32 соединены с вторым и пятым входом тестера 22 и 25, первый вход четвертого дополнительного элемента ИЛИ 33 соединен с пятым входом тестера 25, второй вход - с выходом седьмого основного элемента ИЛИ 7, шестой вход тестера 26 соединен с первыми входами пятого и шестого дополнительных элементов ИЛИ 34 и ИЛИ 35, седьмой вход тестера 27 соединен с первыми входами седьмого и восьмого дополнительных элементов ИЛИ 36 и ИЛИ 37. Выход первого дополнительного элемента ИЛИ 30 соединен с первыми входами девятого дополнительного элемента ИЛИ 38 и первого дополнительного элемента И 39, вторые входы которых соединены с выходом второго дополнительного элемента ИЛИ 31. Выход третьего дополнительного элемента ИЛИ 32 соединен с первыми входами второго дополнительного элемента И 40 и element And 16, the output of the sixth element And 18 is connected to the second inputs of the sixth and eleventh elements OR 6 and OR 11, the output of the first element And 13 is connected to the second inputs of the third and twelfth elements OR 3 and OR 12, the output of the eighth element And 20 is connected to the third the input of the second element OR 2, the first input of the tester 21 is connected to the first inputs of the first element OR 1 and the second element And 14, the second inputs of which are connected to the second input of the tester 22, the third input of the tester 23 is connected to the first inputs of the seventh element OR 7 and the fifth element AND 17, second the inputs of which are connected to the fourth input of the tester 24, the fifth input of the tester 25 is connected to the first inputs of the ninth element OR 9 and the eighth element And 20, the second inputs of which are connected to the sixth input of the tester 26, the seventh input of the tester 27 is connected to the second inputs of the tenth element OR 10 and of the sixth element And 18, the output of the fourth element And 16 is connected to the first, and the output of the third element And 15 is connected to the second outputs of the tester 28 and 29, the inputs of the first additional element And 30 are connected to the first and third inputs of the tester, the first input of the second additional electric OR 31 is connected to the fifth input of the tester 25, the second input is to the output of the first main element OR 1, the inputs of the third additional element OR 32 are connected to the second and fifth input of the tester 22 and 25, the first input of the fourth additional element OR 33 is connected to the fifth input of the tester 25, the second input - with the output of the seventh main element OR 7, the sixth input of the tester 26 is connected to the first inputs of the fifth and sixth additional elements OR 34 and OR 35, the seventh input of the tester 27 is connected to the first inputs of the seventh and eighth additional elements OR 36 and OR 37. The output of the first additional element OR 30 is connected to the first inputs of the ninth additional element OR 38 and the first additional element AND 39, the second inputs of which are connected to the output of the second additional element OR 31. The output of the third additional element OR 32 is connected to the first inputs second additional element And 40 and
десятого дополнительного элемента ИЛИ 41, вторые входы которых соединены с выходом четвертого дополнительного элемента ИЛИ 33. Выход первого дополнительного элемента И 39 соединен с первым входом одиннадцатого дополнительного элемента ИЛИ 42, второй вход которого соединен с выходом второго дополнительного элемента И 40 а выход - с вторым входом пятого дополнительного элемента ИЛИ 34 и с первым входом двенадцатого дополнительного элемента ИЛИ 43. Выход девятого дополнительного элемента ИЛИ 38 соединен с первым входом третьего дополнительного элемента И 44, второй вход которого соединен с выходом десятого дополнительного элемента ИЛИ 41, а выход - с вторым входом седьмого дополнительного элемента ИЛИ 36 и с первым входом тринадцатого дополнительного элемента ИЛИ 45. Выход пятого дополнительного элемента ИЛИ 34 соединен с вторыми входами восьмого и тринадцатого дополнительных элементов ИЛИ 37 и ИЛИ 45. Выход седьмого дополнительного элемента ИЛИ 36 соединен с вторыми входами шестого и двенадцатого дополнительных элементов ИЛИ 35 и ИЛИ 43. Выход шестого дополнительного элемента ИЛИ 35 соединен с первым входом четвертого дополнительного элемента И 46, второй вход которого соединен с выходом тринадцатого дополнительного элемента ИЛИ 45, а выход - с первым дополнительным выходом тестера 47. Выход восьмого дополнительного элемента ИЛИ 37 соединен с первым входом пятого дополнительного элемента И 48 второй вход которого соединен с выходом двенадцатого дополнительного элемента ИЛИ 43, а выход - с вторым дополнительным выходом тестера 49.of the tenth additional element OR 41, the second inputs of which are connected to the output of the fourth additional element OR 33. The output of the first additional element AND 39 is connected to the first input of the eleventh additional element OR 42, the second input of which is connected to the output of the second additional element AND 40 and the output to the second the input of the fifth additional element OR 34 and with the first input of the twelfth additional element OR 43. The output of the ninth additional element OR 38 is connected to the first input of the third additional element AND 44, the second input of which is connected to the output of the tenth additional element OR 41, and the output - with the second input of the seventh additional element OR 36 and with the first input of the thirteenth additional element OR 45. The output of the fifth additional element OR 34 is connected to the second inputs of the eighth and thirteenth additional elements OR 37 and OR 45. The output of the seventh additional element OR 36 is connected to the second inputs of the sixth and twelfth additional elements OR 35 and OR 43. The output of the sixth additional element OR 35 soy inen with the first input of the fourth additional element AND 46, the second input of which is connected to the output of the thirteenth additional element OR 45, and the output is connected to the first additional output of the tester 47. The output of the eighth additional element OR 37 is connected to the first input of the fifth additional element AND 48 the second input of which connected to the output of the twelfth additional element OR 43, and the output to the second additional output of the tester 49.
Работа самопроверяемого тестера для семиразрядного кода иллюстрируется таблицей, в которой показаны состояния его основных 28, 29 и дополнительных 47, 48 выходов в зависимости от числа сигналов «1», поступающих на его входы 21,...,27. В таблице наборы 1,...,7 принадлежат коду «1 из 7» (С7 1=7), который контролируются основными элементами ИЛИ 1, ИЛИ 7, а также дополнительными элементами ИЛИ 30, ИЛИ 31, The work of the self-checking tester for the seven-digit code is illustrated in the table, which shows the status of its main 28, 29 and additional 47, 48 outputs, depending on the number of signals "1" received at its inputs 21, ..., 27. In the table, sets 1, ..., 7 belong to the code “1 of 7” (C 7 1 = 7), which are controlled by the main elements OR 1, OR 7, as well as additional elements OR 30, OR 31,
ИЛИ 32, ИЛИ 33, ИЛИ 34, ИЛИ 35, ИЛИ 36, ИЛИ 37, ИЛИ 38, ИЛИ 41, ИЛИ 42 ИЛИ 43, ИЛИ 45 и дополнительными элементами И 39, И 40, И 44, И 44, И 46. Наборы 8,...,28 в той же таблице принадлежат коду «2 из 7» (С7 2=21), который контролируется основными элементами ИЛИ 1,...,ИЛИ 12, И 13,...,И 20 тестера. Наборы 29 и 30 таблицы не принадлежат ни коду «1 из 7» ни коду «2 из 7».OR 32, OR 33, OR 34, OR 35, OR 36, OR 37, OR 38, OR 41, OR 42 OR 43, OR 45 and additional elements AND 39, AND 40, AND 44, AND 44, AND 46. Kits 8, ..., 28 in the same table belong to the code “2 of 7” (C 7 2 = 21), which is controlled by the main elements OR 1, ..., OR 12, AND 13, ..., AND 20 of the tester . Sets 29 and 30 of the table do not belong to the code “1 of 7” or the code “2 of 7”.
Как следует из таблицы при поступлении на входы 21,...,27 тестера наборов кода «1 из 7» на его выходах 28, 29 будет формироваться слово «00», что свидетельствует о том, что данные наборы не принадлежат коду «2 из 7». В тоже время на выходах 47, 49 тестера на тех же наборах будут формироваться слова «01» или «10», что свидетельствует о принадлежности входных наборов коду «1 из 7». При поступлении на те же входы тестера наборов кода «2 из 7» на его выходах 28, 29 будут формироваться слова «01» или «10», что свидетельствует о принадлежности входных наборов коду «2 из 7». В тоже время на выходах 47, 49 тестера на тех же наборах будет формироваться слово «11», что свидетельствует о том, что эти наборы не принадлежат коду «1 из 7». При поступлении на те же входы тестера набора 29 (0000000), как на выходах 28, 29, так и на выходах 47, 49 будет сформировано слово «00», а при поступлении набора 30 (0000111) на обеих парах выходов будет сформированы слова «11», что свидетельствует о том, что эти входные наборы не принадлежат контролируемым данным тестером кодам.As it follows from the table, when entering the inputs 21, ..., 27 of the tester of the code sets “1 of 7”, the word “00” will be generated at its outputs 28, 29, which indicates that these sets do not belong to the code “2 of 7 ". At the same time, at the outputs 47, 49 of the tester, the words “01” or “10” will be formed on the same sets, which indicates that the input sets belong to the code “1 of 7”. Upon receipt of the “2 of 7” code sets at the same inputs of the tester, the words “01” or “10” will be generated at its outputs 28, 29, which indicates that the input sets belong to the “2 of 7” code. At the same time, at the outputs 47, 49 of the tester, the word “11” will be formed on the same sets, which indicates that these sets do not belong to the “1 of 7” code. When entering the same inputs of the tester of set 29 (0000000), both outputs 28, 29 and outputs 47, 49 will generate the word "00", and when receiving set 30 (0000111), the words "will be generated on both pairs of outputs 11 ”, which indicates that these input sets do not belong to the codes controlled by this tester.
Данный тестер обладает свойством самопроверки, то есть любая одиночная неисправность в его схеме будет обнаружена по равенству сигналов на одной из пар его выходов. Например, неисправность «константа 0» на выходе элемента И 32 будет зафиксирована на наборах 0000010 и 0000100 (наборы 2 и 3 в таблице) по равенству «0» сигналов на его выходах 47, 49. Неисправность «константа 1» на выходе элемента ИЛИ 33 будет зафиксирована на наборах 0000001 и 1000000 (наборы 1 и 7 в таблице) по This tester has the property of a self-test, that is, any single fault in its circuit will be detected by the equality of signals on one of the pairs of its outputs. For example, a malfunction “constant 0” at the output of AND element 32 will be fixed on sets 0000010 and 0000100 (sets 2 and 3 in the table) for the equality of “0” signals at its outputs 47, 49. A malfunction “constant 1” at the output of the OR element 33 will be fixed on sets 0000001 and 1,000,000 (sets 1 and 7 in the table) by
равенству «1» сигналов на его выходах 47, 49. Неисправность «константа 0» второго входа элемента И 18 будет зафиксирована на наборе 0000011 (набор 28 в таблице) по равенству «0» сигналов на его выходах 28, 29. Неисправность «константа 1» того же входа элемента И 18 будет зафиксирована на наборе 0000110 (набор 26 в таблице) по равенству «1» сигналов на его выходах 28, 29.the equality of “1” signals at its outputs 47, 49. The failure “constant 0” of the second input of AND element 18 will be fixed on the set 0000011 (set 28 in the table) according to the equality “0” of signals at its outputs 28, 29. The failure is “constant 1 ”Of the same input of AND 18 element will be fixed on the set 0000110 (set 26 in the table) according to the equality“ 1 ”of the signals at its outputs 28, 29.
Таким образом, увеличение функциональных возможностей самопроверяемого тестера для семиразрядного кода за счет дополнительного контроля кода «1 из 7», позволяет использовать этот тестер для контроля устройств, работающих как в коде «2 из 7», так и в коде «1 из 7».Thus, an increase in the functionality of the self-checking tester for the seven-digit code due to the additional control of the “1 out of 7” code allows this tester to be used to control devices operating both in the “2 out of 7” code and in the “1 out of 7” code.
Claims (1)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
RU2008139546/22U RU81020U1 (en) | 2008-10-06 | 2008-10-06 | SELF-CHECKED TEST FOR SEVERE-BIT CODE |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
RU2008139546/22U RU81020U1 (en) | 2008-10-06 | 2008-10-06 | SELF-CHECKED TEST FOR SEVERE-BIT CODE |
Publications (1)
Publication Number | Publication Date |
---|---|
RU81020U1 true RU81020U1 (en) | 2009-02-27 |
Family
ID=40530342
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
RU2008139546/22U RU81020U1 (en) | 2008-10-06 | 2008-10-06 | SELF-CHECKED TEST FOR SEVERE-BIT CODE |
Country Status (1)
Country | Link |
---|---|
RU (1) | RU81020U1 (en) |
-
2008
- 2008-10-06 RU RU2008139546/22U patent/RU81020U1/en not_active IP Right Cessation
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20190178936A1 (en) | Pin Conduction Detection System For Connector Slot Of Circuit Board, And Method Thereof | |
CN204422537U (en) | With the immunochromatographiassays assays instrument of centrifugal device | |
TW200643441A (en) | Simultaneous core testing in multi-core integrated circuits | |
CN106209066B (en) | Chip pin multiplexing method and chip | |
DE102014214880A1 (en) | Measuring the power consumption of circuit components in operating mode | |
WO2014090551A3 (en) | Precharging circuit for charging an intermediate circuit capacitor | |
RU81020U1 (en) | SELF-CHECKED TEST FOR SEVERE-BIT CODE | |
RU81019U1 (en) | MAJOR ELEMENT | |
CN106533142B (en) | Anti-backflow circuit | |
CN104090225B (en) | Circuit for testing connectivity of chip pins | |
EP1420351A3 (en) | PLD debugging hub | |
RU83376U1 (en) | SELF-TESTING FOUR-BIT CODE CONTROL DEVICE | |
US20180136270A1 (en) | Product self-testing method | |
US20140119144A1 (en) | Technique to Operate Memory in Functional Mode Under LBIST Test | |
RU48128U1 (en) | SELF-TESTED TEST FOR CODE "3 OF 7" | |
RU59916U1 (en) | SELF-TESTING FOUR-BIT CODE CONTROL DEVICE | |
RU48447U1 (en) | SELF-TESTED TESTER FOR CONTROL OF CODES "1 OF 9" | |
RU57992U1 (en) | SELF-TESTED TESTER FOR CODE "2 OF 8" | |
RU182112U1 (en) | ELECTRONIC COMPONENT DEVICE TESTER | |
RU48131U1 (en) | SELF-TESTED DEVICE FOR CONTROL OF CODE "1 OF 15" | |
US20150039955A1 (en) | Systems and methods for Analog, Digital, Boundary Scan, and SPI Automatic Test Equipment | |
RU48129U1 (en) | SELF-TESTED DEVICE FOR CONTROL OF CODES "1 OF 10" | |
CN111812187A (en) | Multithreading integrated main control system applied to FAIMS | |
CN108052426A (en) | A kind of Debug card for detection signal noise | |
RU48127U1 (en) | SELF-TESTED DEVICE FOR CONTROL OF CODES "3 OF 10" |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
MM1K | Utility model has become invalid (non-payment of fees) |
Effective date: 20091007 |