RU57933U1 - Многопроцессорное вычислительное устройство с распределенной памятью - Google Patents

Многопроцессорное вычислительное устройство с распределенной памятью Download PDF

Info

Publication number
RU57933U1
RU57933U1 RU2006118952/22U RU2006118952U RU57933U1 RU 57933 U1 RU57933 U1 RU 57933U1 RU 2006118952/22 U RU2006118952/22 U RU 2006118952/22U RU 2006118952 U RU2006118952 U RU 2006118952U RU 57933 U1 RU57933 U1 RU 57933U1
Authority
RU
Russia
Prior art keywords
nodes
computing device
computing
distributed memory
computing nodes
Prior art date
Application number
RU2006118952/22U
Other languages
English (en)
Inventor
Сергей Константинович Черников
Александр Николаевич Ашихмин
Original Assignee
Общество с ограниченной ответственностью "Парасоль"
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Общество с ограниченной ответственностью "Парасоль" filed Critical Общество с ограниченной ответственностью "Парасоль"
Priority to RU2006118952/22U priority Critical patent/RU57933U1/ru
Application granted granted Critical
Publication of RU57933U1 publication Critical patent/RU57933U1/ru

Links

Landscapes

  • Data Exchanges In Wide-Area Networks (AREA)
  • Multi Processors (AREA)

Abstract

Многопроцессорное вычислительное устройство с распределенной памятью
Полезная модель направлена на повышение производительности устройства. Указанный технический результат достигается тем, что вычислительное устройство содержит устройство бесперебойного питания и выполненные в виде отдельных модулей и связанные между собой посредством коммуникационной среды вычислительные узлы. Коммуникационная среда выполнена на базе стандарта Gigabit Ethernet и состоит из двухканальных контроллеров Gigabit Ethernet, установленных в каждом из вычислительных узлов и соединительных кабелей, которые соединяют контроллеры. Каждый из вычислительных узлов непосредственно соединен посредством отдельных соединительных кабелей со всеми остальными вычислительными узлами устройства. Такое соединение обеспечивает минимальную величину задержки при передаче сигнала и постоянную производительность отдельного соединения. Использование двухканального контроллера Gigabit Ethernet в вычислительном узле позволяет создать вычислительное устройство, содержащее три вычислительных узла. Для увеличения числа вычислительных узлов требуется установка дополнительных контроллеров в узлы.

Description

Полезная модель относится к области вычислительных средств и может быть использовано в качестве многопроцессорного вычислительного устройства с распределенной памятью
Известны многопроцессорные вычислительные устройства с распределенной памятью реализующие различные архитектурные решения при построении вычислительных модулей и коммуникационной среды. Эти вычислительные устройства по типу и особенностям коммуникационной среды, которая обеспечивает взаимодействие между отдельными вычислительными узлами, можно разделить на несколько групп: устройства с распределенной разделяемой памятью (неоднородным доступом к памяти, NUMA), особенностью которых является аппаратная поддержка на уровне коммуникационной среды единого адресного пространства оперативных запоминающих устройств для всех вычислительных узлов, как это реализовано в SGI Orign2000 (М.Кузьминский. Архитектура S2MP - свежий взгляд на сс-NUMA. Открытые системы. 1997 г. №2.); массивно параллельные вычислительные устройства, в которых коммуникационная среда строится на базе специализированной высокоскоростной шины и специализированных коммутаторов, как это реализовано в Cray T3E (В.В.Корнеев. Параллельные вычислительные системы. М.: Нолидж. 1999. с.206-207); кластерные вычислительные системы, в которых коммуникационная среда строится на базе типовых сетевых решений (Myrinet, SCI, Infini Band, Ethernet), как это реализовано в МВС-1000Е (В.В Воеводин, Вл.В.Воеводин. Параллельные вычисления. СПб.: БХВ-Петербург. 2002. с.147-150).
Наиболее близким по технической сущности к заявляемому (прототипом) является кластерное многопроцессорное вычислительное устройство с распределенной памятью KLAT2 (Н.G. Dietz, T.I.Mattox, "KLAT2's Flat Neighborhood Network," ALS2000, Atlanta, GA, USA, October 12, 2000).
KLAT2 состоит из 64 бездисковых вычислительных узлов с процессорами AMD Athlon с тактовой частотой 700 МГц и оперативным запоминающим емкостью 128 Мбайт на каждом. Коммуникационная среда выполнена на базе сетевой технологии Fast Ethernet. В каждом из вычислительных узлов установлены по четыре сетевых адаптера Fast Ethernet, а узлы соединяются при помощи девяти тридцатидвух-портовых коммутаторов Fast Ethernet. При этом для каждых двух узлов можно найти соединение только через один коммутатор, но нет необходимости соединения всех узлов через один коммутатор.
Основными недостатками такого вычислительного устройства можно назвать то, что только для небольшого числа узлов достаточно просто спроектировать топологию коммуникационной среды. Для сетей уже с несколькими десятками узлов, определение топологии коммуникационной среды представляется нетривиальной задачей а сама коммуникационная среда может обладать несимметричной структурой. В качестве еще одной проблемы можно выделить нахождение оптимального маршрута пакетов данных между двумя узлами для достижения максимальной производительности узлов, так как одновременно может существовать несколько маршрутов доставки пакетов. Кроме того, такая топология коммуникационной среды не обеспечивает минимальной задержки при передаче сигнала и постоянной производительности отдельного соединения между вычислительными узлами.
Предлагаемое устройство направлено на обеспечение минимальной задержки при передаче сигнала, постоянной производительности отдельного соединения между вычислительными узлами и единственности маршрута доставки пакетов посредством коммуникационной среды.
Многопроцессорное вычислительное устройство с распределенной памятью содержит устройство бесперебойного питания, которое обеспечивает энергопитание вычислительных узлов и коммутатора консоли управления. Вычислительные узлы выполнены в виде отдельных модулей и имеют собственный центральный процессор и оперативное запоминающее устройство. Кроме того каждый узел имеет интерфейсы для подключения устройств мониторинга и управления посредством коммутатора, интерфейсы для ввода и
вывода информации. Коммуникационная среда построена на базе сетевого стандарта Gigabit Ethernet и сетевого протокола IP и отличается от своего прототипа тем, что сетевые адаптеры, установленные в каждом из вычислительных узлов, непосредственно соединены при помощи соединительных кабелей со всеми остальными узлами. При этом число сетевых адаптеров в узле на один меньше числа узлов в вычислительном устройстве. Маршрутизация передаваемых коммуникационной средой пакетов при этом осуществляется каждым из узлов самостоятельно согласно таблице маршрутизации. Заявленный технический результат достигается тем, что в конструкции устройства отсутствуют сетевые коммутаторы. Соединение вычислительных узлов посредством сетевых адаптеров обеспечивает наименьшую величину задержки передаваемого пакета информации, а отдельное физическое соединение обеспечивает постоянную производительность.
После подачи питания источником бесперебойного питания на вычислительные узлы и коммутатор консоли начинается процедура инициализации вычислительных узлов, в процессе которой происходит самодиагностика узлов, инициализация интерфейсов мониторинга, управления, ввода и вывода информации, загрузка на каждом из узлов операционной системы. После этого происходит инициализация коммуникационной среды вычислительного устройства в процессе которой на каждом узле формируется таблица маршрутизации для передаваемых коммуникационной средой пакетов информации. После этого вычислительное устройство готово к выполнению прикладной программы, которая может быт загружена с консоли управления или посредством интерфейса ввода вывода.

Claims (4)

1. Многопроцессорное вычислительное устройство с распределенной памятью содержит устройство бесперебойного питания, выполненные в виде отдельных модулей и имеющие собственный центральный процессор и оперативное запоминающее устройство вычислительные узлы, коммуникационную среду на базе сетевого стандарта Gigabit Ethernet и сетевого протокола IP, интерфейсы для подключения устройств мониторинга и управления, интерфейсы для ввода и вывода информации, отличающееся тем, что коммуникационная среда представляет собой сетевые адаптеры, установленные в каждом из вычислительных узлов и обеспечивающие непосредственное соединение при помощи соединительных кабелей каждого из узлов со всеми остальными узлами, маршрутизация передаваемых коммуникационной средой пакетов при этом осуществляется каждым из узлов самостоятельно согласно таблице маршрутизации.
2. Многопроцессорное вычислительное устройство с распределенной памятью по п.1, отличающееся тем, что сетевые адаптеры вычислительного узла выполнены в виде одного интерфейсного многоканального устройства.
3. Многопроцессорное вычислительное устройство с распределенной памятью по п.1, отличающееся тем, что сетевые адаптеры вычислительного узла выполнены интегрированными в системную плату вычислительного узла.
4. Многопроцессорное вычислительное устройство с распределенной памятью по п.1, отличающееся тем, что таблица маршрутизации пакетов определяется и может динамически изменяться во время функционирования вычислительного устройства.
RU2006118952/22U 2006-06-01 2006-06-01 Многопроцессорное вычислительное устройство с распределенной памятью RU57933U1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
RU2006118952/22U RU57933U1 (ru) 2006-06-01 2006-06-01 Многопроцессорное вычислительное устройство с распределенной памятью

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
RU2006118952/22U RU57933U1 (ru) 2006-06-01 2006-06-01 Многопроцессорное вычислительное устройство с распределенной памятью

Publications (1)

Publication Number Publication Date
RU57933U1 true RU57933U1 (ru) 2006-10-27

Family

ID=37439725

Family Applications (1)

Application Number Title Priority Date Filing Date
RU2006118952/22U RU57933U1 (ru) 2006-06-01 2006-06-01 Многопроцессорное вычислительное устройство с распределенной памятью

Country Status (1)

Country Link
RU (1) RU57933U1 (ru)

Similar Documents

Publication Publication Date Title
Vahdat et al. Scale-out networking in the data center
Xia et al. A tale of two topologies: Exploring convertible data center network architectures with flat-tree
TWI534629B (zh) 資料傳輸方法及資料傳輸系統
US20140314099A1 (en) Packet-flow interconnect fabric
EP2549388A1 (en) Computer system
Ravindran et al. A performance comparison of hierarchical ring-and mesh-connected multiprocessor networks
CN104871145A (zh) 网络设备中的存储器共享
US11853245B2 (en) Computing system framework and method for configuration thereof
WO2012083705A1 (zh) 一种实现对称多处理系统的节点聚合系统
CN104601684A (zh) 云服务器系统
Liu et al. Analysis and evaluation of circuit switched NoC and packet switched NoC
Minkenberg et al. Performance benefits of optical circuit switches for large-scale dragonfly networks
He et al. Accl: Fpga-accelerated collectives over 100 gbps tcp-ip
Lugones et al. A reconfigurable optical/electrical interconnect architecture for large-scale clusters and datacenters
Hu et al. Optimizing slot utilization and network topology for communication pattern on circuit-switched parallel computing systems
RU57933U1 (ru) Многопроцессорное вычислительное устройство с распределенной памятью
Yang et al. RSON: An inter/intra-chip silicon photonic network for rack-scale computing systems
Wang et al. MCube: A high performance and fault-tolerant network architecture for data centers
Nambinina et al. Extension of the lisnoc (network-on-chip) with an axi-based network interface
CN107370652B (zh) 一种计算机节点动态互联平台及平台组网方法
Ueno et al. VCSN: Virtual circuit-switching network for flexible and simple-to-operate communication in HPC FPGA cluster
Seifi et al. A clustered NoC in group communication
Pham et al. Scalable low-latency inter-FPGA networks
Correa et al. Statistical approaches to predicting and diagnosing performance problems in component-based distributed systems: An experimental evaluation
Das et al. Network topology optimisation for data aggregation using multiple paths

Legal Events

Date Code Title Description
MM1K Utility model has become invalid (non-payment of fees)

Effective date: 20090602