RU2817570C1 - Overload protection circuit for digital device outputs - Google Patents
Overload protection circuit for digital device outputs Download PDFInfo
- Publication number
- RU2817570C1 RU2817570C1 RU2023130042A RU2023130042A RU2817570C1 RU 2817570 C1 RU2817570 C1 RU 2817570C1 RU 2023130042 A RU2023130042 A RU 2023130042A RU 2023130042 A RU2023130042 A RU 2023130042A RU 2817570 C1 RU2817570 C1 RU 2817570C1
- Authority
- RU
- Russia
- Prior art keywords
- input
- output
- discriminator
- circuit
- main amplifier
- Prior art date
Links
- 230000007704 transition Effects 0.000 claims abstract description 3
- 239000000126 substance Substances 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 8
- 230000007423 decrease Effects 0.000 description 6
- 230000007717 exclusion Effects 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- 238000004891 communication Methods 0.000 description 2
- 101000707951 Homo sapiens Ras and Rab interactor 3 Proteins 0.000 description 1
- 102100031439 Ras and Rab interactor 3 Human genes 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 125000004122 cyclic group Chemical group 0.000 description 1
- 230000001934 delay Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000010606 normalization Methods 0.000 description 1
- 238000001208 nuclear magnetic resonance pulse sequence Methods 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 230000000135 prohibitive effect Effects 0.000 description 1
- 238000011084 recovery Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 230000009466 transformation Effects 0.000 description 1
- 230000001052 transient effect Effects 0.000 description 1
- 230000001960 triggered effect Effects 0.000 description 1
Abstract
Description
Изобретение относится к радиотехнике, в частности к цифровым устройствам, и предназначено для контроля и защиты выходов цифровых устройств от перегрузок по току, включая случаи короткого замыкания в линиях связи.The invention relates to radio engineering, in particular to digital devices, and is intended to control and protect the outputs of digital devices from current overloads, including cases of short circuits in communication lines.
Необходимость защиты выходов цифровых устройств от сбоев в работе нагрузок возникла сразу же, как появилась возможность управления удаленными устройствами и передачи цифровых сигналов по линиям связи, в связи с чем попытки решения указанной задачи предпринимаются достаточно давно. При этом наиболее обоснованным представляется отключение выхода устройства от нагрузки при увеличении выходного тока сверх допустимого значения. Типичным примером реализации указанного принципа является схема (прототип) содержащая магистральный усилитель, элемент задержки, логический элемент И-НЕ и инвертор, при этом вход магистрального усилителя организован как логическая функция 2И, что позволяет один из входов использовать как сигнальный, а второй - как управляющий [А. с. СССР №434616. Опубл. в Б. И., 1974 г., №24]. Особенность схемы защиты состоит в том, что в случае уменьшения напряжения на выходе магистрального усилителя ниже уровня логического нуля при наличии на его сигнальном входе уровня логической единицы, на управляющий вход магистрального усилителя подается запрещающий уровень, и в результате на выходе усилителя устанавливается уровень логического нуля, чем обеспечивается защита выхода усилителя. В то же время, если напряжение на нагрузке уменьшится до величины не ниже порогового уровня логического нуля, то факт перегрузки однозначно определен не будет, по причине появления недопустимого (нелогического) уровня на входе инвертора. Кроме того, если на нагрузку извне будет подано напряжение близкое к питающему, то в микросхему потечет ток, который в аварийных ситуациях может достигать недопустимо больших значений и ограничиваться только внутренним сопротивлением открытого транзистора выходного каскада (под магистральным усилителем в нашем случае понимается цифровая микросхема с повышенной нагрузочной способностью) и, следовательно, вывести устройство из строя. Указанный алгоритм защиты от перегрузок оказывается эффективным только при коротком замыкании на общую шину, но не на шину питания с потенциалом отличным от нуля, что снижает эффективность и, следовательно, надежность защиты.The need to protect the outputs of digital devices from load failures arose as soon as it became possible to control remote devices and transmit digital signals over communication lines, and therefore attempts to solve this problem have been made for quite a long time. In this case, it seems most reasonable to disconnect the device output from the load when the output current increases above the permissible value. A typical example of the implementation of this principle is a circuit (prototype) containing a main amplifier, a delay element, a logical AND-NOT element and an inverter, while the input of the main amplifier is organized as a 2I logical function, which allows one of the inputs to be used as a signal, and the second as a control [A. With. USSR No. 434616. Publ. in B.I., 1974, No. 24]. The peculiarity of the protection circuit is that if the voltage at the output of the main amplifier decreases below the logical zero level and there is a logical one level at its signal input, a prohibiting level is applied to the control input of the main amplifier, and as a result, a logical zero level is set at the output of the amplifier, what protects the amplifier output. At the same time, if the load voltage decreases to a value not lower than the threshold level of logical zero, then the fact of overload will not be unambiguously determined, due to the appearance of an unacceptable (illogical) level at the inverter input. In addition, if a voltage close to the supply voltage is applied to the load from the outside, then a current will flow into the microcircuit, which in emergency situations can reach unacceptably high values and is limited only by the internal resistance of the open transistor of the output stage (in our case, by main amplifier we mean a digital microcircuit with increased load capacity) and, consequently, damage the device. The specified overload protection algorithm is effective only in the event of a short circuit to the common bus, but not to the power bus with a potential different from zero, which reduces the efficiency and, consequently, the reliability of the protection.
Технический результат, достигаемый при использовании настоящего изобретения, заключается в повышении эффективности защиты от перегрузок, причем независимо от характера их возникновения и проявления.The technical result achieved by using the present invention is to increase the efficiency of protection against overloads, regardless of the nature of their occurrence and manifestation.
Технический результат (вариант 1) достигается тем, что в известную схему защиты от перегрузок выходов цифровых устройств, содержащую магистральный усилитель и элемент задержки, согласно изобретению введены дискриминатор, формирователь импульсов сброса и токоограничивающий резистор, а магистральный усилитель выполнен с возможностью перехода в высокоимпедансное состояние на выходе, сигнальный вход магистрального усилителя является входом схемы, управляющий вход магистрального усилителя соединен с выходом дискриминатора, первый вход которого через элемент задержки подключен ко входу схемы, а второй вход - к выходу схемы, к которому через токоограничивающий резистор подключен выход магистрального усилителя, вход сброса дискриминатора соединен с выходом формирователя импульсов сброса, вход которого соединен с выходом дискриминатора.The technical result (option 1) is achieved by the fact that in the known circuit for protecting against overloads of the outputs of digital devices, containing a main amplifier and a delay element, according to the invention, a discriminator, a reset pulse shaper and a current-limiting resistor are introduced, and the main amplifier is configured to switch to a high-impedance state at output, the signal input of the main amplifier is the input of the circuit, the control input of the main amplifier is connected to the output of the discriminator, the first input of which is connected through a delay element to the input of the circuit, and the second input is connected to the output of the circuit, to which the output of the main amplifier, reset input, is connected through a current-limiting resistor The discriminator is connected to the output of the reset pulse shaper, the input of which is connected to the output of the discriminator.
Технический результат (вариант 2) достигается тем, что в известную схему защиты от перегрузок выходов цифровых устройств, содержащую магистральный усилитель и элемент задержки, согласно изобретению введены дискриминатор и токоограничивающий резистор, а магистральный усилитель выполнен с возможностью перехода в высокоимпедансное состояние на выходе, сигнальный вход магистрального усилителя является входом схемы, управляющий вход магистрального усилителя соединен с выходом дискриминатора, первый вход которого через элемент задержки подключен ко входу схемы, а второй вход - к выходу схемы, к которому через токоограничивающий резистор подключен выход магистрального усилителя, вход сброса дискриминатора является входом принудительного сброса схемы.The technical result (option 2) is achieved by the fact that in the known circuit for protecting against overloads of the outputs of digital devices, containing a main amplifier and a delay element, according to the invention, a discriminator and a current-limiting resistor are introduced, and the main amplifier is configured to transition to a high-impedance state at the output, signal input the main amplifier is the input of the circuit, the control input of the main amplifier is connected to the output of the discriminator, the first input of which is connected through a delay element to the input of the circuit, and the second input is connected to the output of the circuit, to which the output of the main amplifier is connected through a current-limiting resistor, the reset input of the discriminator is the forced input circuit reset.
Кроме того, для достижения технического результата дискриминатор содержит входной резистор, триггер Шмитта, логический элемент исключающее или, фильтр нижних частот и одновибратор с перезапуском, выход которого является выходом дискриминатора, первым и вторым входами которого являются соответственно первый вход элемента исключающее или и вход триггера Шмита, выход которого соединен со вторым входом элемента исключающее или, выход которого через фильтр нижних частот подключен к запускающему входу одновибратора, вход обнуления которого является входом сброса дискриминатора, второй вход которого через входной резистор соединен с общей шиной.In addition, to achieve a technical result, the discriminator contains an input resistor, a Schmitt trigger, an XOR logic element, a low-pass filter and a one-shot with restart, the output of which is the output of the discriminator, the first and second inputs of which are, respectively, the first input of the XOR element and the input of the Schmitt trigger , the output of which is connected to the second input of the exclusive or element, the output of which is connected through a low-pass filter to the triggering input of the one-shot device, the zeroing input of which is the reset input of the discriminator, the second input of which is connected to a common bus through an input resistor.
В другом варианте для достижения технического результата дискриминатор содержит входной резистор, триггер Шмита, логический элемент исключающее или, фильтр нижних частот и D-триггер, выход которого является выходом дискриминатора, первым и вторым входами которого являются соответственно первый вход элемента исключающее или и вход триггера Шмита, выход которого соединен со вторым входом элемента исключающее или, выход которого через фильтр нижних частот подключен к тактовому входу D-триггера, информационный вход которого является входом логической единицы, а вход обнуления является входом сброса дискриминатора, второй вход которого через входной резистор соединен с общей шиной.In another embodiment, to achieve a technical result, the discriminator contains an input resistor, a Schmitt trigger, an XOR logic element, a low-pass filter and a D-trigger, the output of which is the output of the discriminator, the first and second inputs of which are, respectively, the first input of the XOR element and the input of the Schmitt trigger , the output of which is connected to the second input of the exclusive or element, the output of which is connected through a low-pass filter to the clock input of the D-flip-flop, the information input of which is a logical one input, and the zeroing input is the reset input of the discriminator, the second input of which is connected to a common one through an input resistor tire.
Сущность изобретения иллюстрируется чертежами. На фиг. 1 и фиг. 2 на функциональном уровне показаны схемы защиты от перегрузок, реализующие первый вариант. На фиг. 3 показана временная диаграмма, поясняющая принцип действия вышеупомянутых схем. На фиг. 4, 5 показаны различные варианты реализации амплитудного дискриминатора, а на фиг. 6 - пример формирователя импульсов сброса. На фиг. 7 показан второй вариант схемы защиты от перегрузок.The essence of the invention is illustrated by drawings. In fig. 1 and fig. 2 at the functional level shows overload protection circuits that implement the first option. In fig. Figure 3 shows a timing diagram explaining the operating principle of the above-mentioned circuits. In fig. 4, 5 show various implementations of the amplitude discriminator, and FIG. 6 is an example of a reset pulse former. In fig. Figure 7 shows the second version of the overload protection circuit.
Функциональная схема по фиг. 1 содержит магистральный усилитель 1, дискриминатор 2, элемент 3 задержки, формирователь 4 импульсов сброса и токоограничивающий резистор RT1, сигнальный вход магистрального усилителя 1 является входом схемы, управляющий вход магистрального усилителя 1 соединен с выходом дискриминатора 2, первый вход которого через элемент 3 задержки подключен ко входу схемы, а второй входFunctional diagram according to Fig. 1 contains a main amplifier 1, a discriminator 2, a delay element 3, a reset pulse shaper 4 and a current-limiting resistor R T1 , the signal input of the main amplifier 1 is the input of the circuit, the control input of the main amplifier 1 is connected to the output of the discriminator 2, the first input of which is through the delay element 3 connected to the input of the circuit, and the second input
- к выходу схемы, к которому через токоограничивающий резистор RT1 подключен выход магистрального усилителя 1, вход сброса дискриминатора 2 соединен с выходом формирователя 4 импульсов сброса, вход которого соединен с выходом дискриминатора 2.- to the output of the circuit, to which the output of the main amplifier 1 is connected through the current-limiting resistor R T1 , the reset input of the discriminator 2 is connected to the output of the reset pulse driver 4, the input of which is connected to the output of the discriminator 2.
Функциональная схема по фиг. 2 содержит магистральный усилитель 5, дискриминатор 6, элемент 7 задержки, формирователь 8 импульсов сброса и токоограничивающий резистор RT2, сигнальный вход магистрального усилителя 5 является входом схемы, управляющий вход магистрального усилителя 5 соединен с выходом дискриминатора 6, первый вход которого через элемент 7 задержки подключен ко входу схемы, а второй входFunctional diagram according to Fig. 2 contains a main amplifier 5, a discriminator 6, a delay element 7, a reset pulse shaper 8 and a current-limiting resistor R T2 , the signal input of the main amplifier 5 is the input of the circuit, the control input of the main amplifier 5 is connected to the output of the discriminator 6, the first input of which is through the delay element 7 connected to the input of the circuit, and the second input
- к выходу схемы, к которому через токоограничивающий резистор RT2 подключен выход магистрального усилителя 5, вход сброса дискриминатора 6 соединен с выходом формирователя 8 импульсов сброса, вход которого соединен с выходом дискриминатора 6. В свою очередь, дискриминатор 6 состоит из логического элемента исключающее или 9, ФНЧ 10, одновибратора 11 с перезапуском и резистора RIN1.- to the output of the circuit, to which the output of the main amplifier 5 is connected through the current-limiting resistor R T2 , the reset input of the discriminator 6 is connected to the output of the reset pulse driver 8, the input of which is connected to the output of the discriminator 6. In turn, the discriminator 6 consists of an exclusive or 9, low-pass filter 10, one-shot 11 with restart and resistor R IN1 .
Временная диаграмма по фиг. 3 включает в себя импульсы («Вход») на входе схемы, импульсы («Выход») на выходе схемы, импульсы («а») на нижнем по схеме входе элемента исключающее или 9, импульсы («b») на входе и импульс («с») соответственно на входе и выходе одновибратора 11, импульс («Сброс») на выходе формирователя 8.Timing diagram in Fig. 3 includes pulses (“Input”) at the input of the circuit, pulses (“Output”) at the output of the circuit, pulses (“a”) at the lower input of the exclusive element or 9, pulses (“b”) at the input and a pulse (“s”), respectively, at the input and output of the one-shot 11, pulse (“Reset”) at the output of the driver 8.
Схема дискриминатора по фиг. 4 содержит резистор RIN2, триггер Шмитта 12, логический элемент исключающее или 13, ФНЧ 14 и одновибратор 15 с перезапуском, выход которого является выходом дискриминатора, первым и вторым входами которого являются соответственно первый вход элемента исключающее или 13 и вход триггера Шмитта 12, выход которого соединен со вторым входом элемента исключающее или 13, выход которого через ФНЧ 14 подключен к запускающему входу одновибратора 15, вход обнуления которого является входом сброса дискриминатора, второй вход которого через резистор RIN2 соединен с общей шиной.Discriminator circuit according to Fig. 4 contains a resistor R IN2 , a Schmitt trigger 12, an exclusive or 13 logic element, a low-pass filter 14 and a one-shot 15 with restart, the output of which is the output of the discriminator, the first and second inputs of which are, respectively, the first input of the exclusive or 13 element and the input of the Schmitt trigger 12, output which is connected to the second input of the exclusion element or 13, the output of which is connected through a low-pass filter 14 to the triggering input of the one-shot 15, the zeroing input of which is the reset input of the discriminator, the second input of which is connected to the common bus through a resistor R IN2 .
Схема дискриминатора по фиг. 5 содержит резистор RIN3, триггер Шмита 16, логический элемент исключающее или 17, ФНЧ 18 и D-триггер 19, выход которого является выходом дискриминатора, первым и вторым входами которого являются соответственно первый вход элемента исключающее или 17 и вход триггера Шмитта 16, выход которого соединен со вторым входом элемента исключающее или 17, выход которого через ФНЧ 18 подключен к тактовому входу D-триггера 19, информационный вход которого является входом логической единицы, а вход обнуления является входом сброса дискриминатора, второй вход которого через резистор RIN3 соединен с общей шиной.Discriminator circuit according to Fig. 5 contains a resistor R IN3 , a Schmitt trigger 16, an exclusive or 17 logic element, a low-pass filter 18 and a D-trigger 19, the output of which is the output of the discriminator, the first and second inputs of which are, respectively, the first input of the exclusive or 17 element and the input of the Schmitt trigger 16, output which is connected to the second input of the exclusion element or 17, the output of which is connected through a low-pass filter 18 to the clock input of the D-flip-flop 19, the information input of which is the input of a logical unit, and the zero input is the reset input of the discriminator, the second input of which is connected to the common bus through a resistor RIN3 .
Формирователь импульсов сброса, схема которого показана на фиг.6, содержит генератор 20 тактовых импульсов, логический элемент И 21, триггер 22, инвертор 23 и счетчик 24, выход переноса которого является выходом формирователя, входом которого является установочный вход триггера 22, к выходу которого подключены объединенные первый вход элемента И 21 и вход инвертора 23, второй вход элемента И 21 соединен с выходом генератора 20 тактовых импульсов, а выход элемента И 21 соединен с суммирующим входом счетчика 24, вход обнуления которого соединен с выходом инвертора 23, вход сброса триггера 22 соединен с выходом формирователя.The reset pulse shaper, the circuit of which is shown in Fig. 6, contains a clock pulse generator 20, a logical element AND 21, a trigger 22, an inverter 23 and a counter 24, the transfer output of which is the output of the shaper, the input of which is the setting input of the trigger 22, to the output of which the combined first input of the AND element 21 and the input of the inverter 23 are connected, the second input of the AND element 21 is connected to the output of the clock pulse generator 20, and the output of the AND element 21 is connected to the summing input of the counter 24, the zeroing input of which is connected to the output of the inverter 23, the trigger reset input 22 connected to the output of the shaper.
Второй вариант схемы защиты от перегрузок (см. фиг. 7) содержит магистральный усилитель 25, дискриминатор 26, элемент 27 задержки и токоограничивающий резистор RT3, сигнальный вход магистрального усилителя 5 является входом схемы, управляющий вход магистрального усилителя 25 соединен с выходом дискриминатора 26, первый вход которого через элемент 27 задержки подключен ко входу схемы, а второй вход - к выходу схемы, к которому через токоограничивающий резистор RT3 подключен выход магистрального усилителя 25.The second version of the overload protection circuit (see Fig. 7) contains a main amplifier 25, a discriminator 26, a delay element 27 and a current-limiting resistor R T3 , the signal input of the main amplifier 5 is the input of the circuit, the control input of the main amplifier 25 is connected to the output of the discriminator 26, the first input of which is connected through the delay element 27 to the input of the circuit, and the second input is connected to the output of the circuit, to which the output of the main amplifier 25 is connected through the current-limiting resistor R T3 .
Принцип действия схемы защиты (см. фиг. 1) основан на постоянном сравнении уровней сигналов на входе Uвх и выходе Uвых магистрального усилителя 1, что осуществляется при помощи дискриминатора 2, и, в случае появления недопустимой разности уровней, переводе выхода магистрального усилителя 1 в состояние высокого импеданса.The principle of operation of the protection circuit (see Fig. 1) is based on a constant comparison of signal levels at the input U in and output U out of main amplifier 1, which is carried out using a discriminator 2, and, in the event of an unacceptable level difference, switching the output of main amplifier 1 into a high impedance state.
Возможны два случая перегрузки выхода. В первом случае существенное уменьшение сопротивления нагрузки, подключенной между выходом и общей шиной, приводит к снижению уровня выходного сигнала Uвых при высоком логическом уровне на входе. Ситуация, характерная при коротком замыкании в линии, состоящей из сигнального и общего проводов. Второй случай - поступление на выход большого тока текущего от источника питания при логическом нуле на входе. В такой ситуации втекающий ток увеличивает выходное напряжение усилителя Uвых, что проявляется также как увеличение разности входного и выходного уровней. При этом дискриминатор 2 вырабатывает импульс отключения выхода усилителя вне зависимости от знака разности Uвых-Uвх. То есть, если выполняется условие Uвых≠Uвх, корректное в предположении, что Uвх и Uвых принимают значения логических уровней «0» и «1», а дискриминатор функционирует как сугубо логическое устройство.There are two possible cases of output overload. In the first case, a significant decrease in the load resistance connected between the output and the common bus leads to a decrease in the level of the output signal U out at a high logical level at the input. A situation typical of a short circuit in a line consisting of signal and common wires. The second case is the arrival at the output of a large current flowing from the power source with a logical zero at the input. In such a situation, the inflowing current increases the output voltage of the amplifier Uout , which also manifests itself as an increase in the difference between the input and output levels. In this case, discriminator 2 generates a pulse to turn off the amplifier output, regardless of the sign of the difference U out -U in . That is, if the condition U out ≠U in is satisfied, correct under the assumption that U in and U out take the values of the logical levels “0” and “1”, and the discriminator functions as a purely logical device.
После перевода выхода усилителя 1 в высокоимпедансное состояние на выходе дискриминатора 2 поддерживается запрещающий высокий логический уровень и, соответственно, на входе ОЕ магистрального усилителя 1, до тех пор, пока на управляющий вход дискриминатора 2 не поступит импульс сброса с выхода формирователя 4. Вышеуказанный высокий логический уровень также может быть использован для индикации перегрузки, например, световой.After the output of amplifier 1 is transferred to a high-impedance state, a prohibitive high logical level is maintained at the output of discriminator 2 and, accordingly, at the OE input of main amplifier 1, until the control input of discriminator 2 receives a reset pulse from the output of driver 4. The above-mentioned high logical the level can also be used to indicate overload, for example by light.
Работу дискриминатора несложно понять, обращаясь к схеме по фиг. 2, на которой приведен пример конкретной реализации дискриминатора. При поступлении на вход схемы защиты последовательности импульсов и нормальном состоянии выхода на выходе элемента исключающее или 9 будет присутствовать уровень логического нуля. Это иллюстрируется начальным участком временных диаграмм, представленных на фиг. 3. При перегрузке выхода в момент времени t1 (средний участок временных диаграмм по фиг. 3), например, в случае короткого замыкания на общую шину, на выходе элемента исключающее или 9 появляются импульсы повторяющие входные. Указанные импульсы через ФНЧ 10 проходят на запускающий вход одновибратора 11, в ответ на что последний в момент t2 вырабатывает импульс, переводящий магистральный усилитель 5 в состояние высокого импеданса на выходе. Учитывая, что одновибратор 11 является устройством с перезапуском, поступающие на его вход импульсы («b») будут периодически его перезапускать, поддерживая таким образом на его выходе («с») высокий логический уровень, отключающий выход магистрального усилителя 5. После устранения перегрузки в момент времени t3 на выходе схемы защиты остается низкий логический уровень, так как соответствующий вход элемента исключающее или 9 связан через сопротивление RIN1 с общей шиной. Перевод выхода магистрального усилителя 5 в рабочее состояние осуществляется, при помощи появившегося в момент t4, импульса сброса на выходе формирователя 8. В результате, после завершения переходных процессов в одновибраторе 11 и усилителе 5, последний в момент t5 переходит в исходное состояние и процесс передачи импульсов в нагрузку возобновляется.The operation of the discriminator is easy to understand by referring to the diagram in Fig. 2, which shows an example of a specific implementation of the discriminator. When a pulse sequence is received at the input of the protection circuit and the output state is normal, a logical zero level will be present at the output of the exclusive or 9 element. This is illustrated by the initial portion of the timing diagrams shown in FIG. 3. When the output is overloaded at time t 1 (the middle section of the timing diagrams in Fig. 3), for example, in the event of a short circuit to the common bus, pulses appear at the output of element exclusive or 9, repeating the input ones. These pulses pass through the low-pass filter 10 to the triggering input of the monovibrator 11, in response to which the latter, at time t 2 , generates a pulse that transfers the main amplifier 5 to a state of high output impedance. Considering that the one-shot 11 is a device with a restart, pulses arriving at its input (“b”) will periodically restart it, thus maintaining a high logical level at its output (“c”), which turns off the output of the main amplifier 5. After eliminating the overload in moment t 3 at the output of the protection circuit remains a low logical level, since the corresponding input of the exclusive element or 9 is connected through resistance R IN1 to the common bus. The output of the main amplifier 5 is transferred to the operating state using the reset pulse that appears at the moment t 4 at the output of the driver 8. As a result, after the completion of transient processes in the monovibrator 11 and the amplifier 5, the latter at the moment t 5 goes into the initial state and process transmission of impulses to the load is resumed.
Элемент задержки, присутствующий в рассматриваемых схемах (см. фиг. 1, фиг. 2 и фиг. 7), необходим для получения на сигнальных входах дискриминатора импульсов в один момент времени и, следовательно, должен вносить задержку равную задержке в магистральном усилителе. На практике получить равные задержки невозможно, они будут несколько отличаться на некоторую величину Δτ, что приведет к появлению на выходе элемента исключающее или 9 узких импульсов длительностью Δτ в ситуации, когда на выходе элемента исключающее или 9 должен быть постоянный уровень логического нуля. Для подавления указанных импульсов введен ФНЧ 10. В отдельных случаях, когда одновибратор 11 обладает низким быстродействием, можно исключить ФНЧ, если есть достаточно оснований полагать, что длительность Ах паразитных импульсов будет недостаточной для запуска одновибратора.The delay element present in the circuits under consideration (see Fig. 1, Fig. 2 and Fig. 7) is necessary to receive pulses at the signal inputs of the discriminator at one point in time and, therefore, must introduce a delay equal to the delay in the main amplifier. In practice, it is impossible to obtain equal delays; they will differ slightly by a certain amount Δτ, which will lead to the appearance at the output of the exclusive or 9 narrow pulses of duration Δτ in a situation where the output of the exclusive or 9 element must have a constant level of logical zero. To suppress these pulses, a low-pass filter 10 is introduced. In some cases, when the one-shot 11 has low performance, the low-pass filter can be eliminated if there is sufficient reason to believe that the duration Ax of parasitic pulses will be insufficient to trigger the one-shot.
Токоограничивающий резистор RT1 и аналогичный в других схемах (см. фиг. 1, фиг. 2 и фиг. 7) позволяет повысить эффективность процесса защиты, расширяя диапазон аварийных токов с одной стороны, а с другой стороны позволяет снизить риск повреждения усилителя 1 на интервале времени от начала перегрузки до момента перевода выходных транзисторов усилителя в закрытое состояние. На практике, если усилитель нагружен на протяженную линию с известным волновым сопротивлением, указанный резистор может одновременно выполнять и согласующую функцию. В этом случае его сопротивление должно быть меньше волнового сопротивления линии на величину выходного сопротивления магистрального усилителя. Что касается сопротивления резистора RIN1 (RIN2, RIN3), то его значение выбирают исходя из общих правил применения униполярных микросхем (предполагается, что схема реализована по КМОП-технологии), и оно может составлять десятки и сотни килоом, для получения уровня логического нуля при отключенном выходе усилителя 1.Current-limiting resistor RT1 and similar in other circuits (see Fig. 1, Fig. 2 and Fig. 7) allows you to increase the efficiency of the protection process, expanding the range of emergency currents on the one hand, and on the other hand, it reduces the risk of damage to amplifier 1 over a period of time from the beginning of the overload until the output transistors of the amplifier are switched to the closed state. In practice, if the amplifier is loaded onto an extended line with a known characteristic impedance, the specified resistor can simultaneously perform a matching function. In this case, its resistance should be less than the wave impedance of the line by the value of the output resistance of the main amplifier. As for the resistance of resistor R IN1 (R IN2 , R IN3 ), its value is chosen based on the general rules for the use of unipolar microcircuits (it is assumed that the circuit is implemented using CMOS technology), and it can be tens and hundreds of kilo-ohms, to obtain the logical level zero when the output of amplifier 1 is turned off.
Вышерассмотренное является упрощением, позволяющим описать лишь частный случай, когда напряжение Uвых падает ниже порога логического нуля элемента исключающее или 9. В реальности же напряжение на нагрузке в случае перегрузки может понизиться, оставаясь выше уровня логического нуля, но ниже уровня логической единицы. По этой причине во избежание появления «нелогических» уровней на входе элемента исключающее или 9 целесообразно обеспечить нелинейное преобразование уровня, например, путем использования триггера Шмитта, как показано на схеме дискриминатора по фиг. 4. Такая схема исключает появление промежуточных «нелогических» уровней и, в частности, позволяет при снижении напряжения Uвых в случае возрастания выходного тока обеспечить сохранение уровня логической единицы на входе элемента исключающие или 13 до падения Uвых ниже порога отпускания (отключения) триггера. В остальном принцип действия дискриминатора не отличается от представленного на фиг. 2.The above is a simplification that allows us to describe only a special case when the voltage U out drops below the threshold of logical zero of the exclusive element or 9. In reality, the voltage at the load in the event of an overload can decrease, remaining above the level of logical zero, but below the level of logical one. For this reason, in order to avoid the appearance of “non-logical” levels at the input of the exclusive or 9 element, it is advisable to provide a nonlinear level transformation, for example, by using a Schmitt trigger, as shown in the discriminator diagram in FIG. 4. Such a circuit eliminates the appearance of intermediate “non-logical” levels and, in particular, allows, when the voltage U out decreases and the output current increases, to ensure that the level of a logical unit at the input of the exclusion element is maintained or 13 until U out falls below the trigger release (switching off) threshold. Otherwise, the principle of operation of the discriminator does not differ from that shown in Fig. 2.
Особенность схемы защиты с дискриминатором 6, содержащим одновибратор, состоит в том, что схема может вернуться в исходный режим не только по импульсу сброса, но и самостоятельно при снятии входных импульсов, так как установившийся при этом на выходе элемента исключающее или 9 низкий логический уровень исключает перезапуск одновибратора 11. В этом случае пауза между импульсами должна превышать длительность импульса на выходе одновибратора.The peculiarity of the protection circuit with a discriminator 6 containing a one-shot device is that the circuit can return to its original mode not only by a reset pulse, but also independently when the input pulses are removed, since the exclusive or 9 low logical level established at the output of the element eliminates restarting the one-shot 11. In this case, the pause between pulses must exceed the duration of the pulse at the output of the one-shot.
Показанный на фиг. 5 вариант реализации дискриминатора отличается от пока-заннных на фиг. 2 и 4, тем, что одновибратор заменен на D-триггер, который переходит в состояние высокого логического уровня на выходе по переднему фронту импульса, следующего через ФНЧ 18 с выхода элемента исключающее или 17. Это позволяет отказаться от внешних времязадающих цепей, необходимых для работы одновибратора и упростить устройство. Однако такое техническое решение не позволяет возвращать схему защиты в исходное состояние после срабатывания путем снятия входных импульсов.Shown in FIG. 5, the discriminator implementation differs from those shown in FIG. 2 and 4, in that the one-shot is replaced by a D-flip-flop, which goes into a high logical level state at the output along the leading edge of the pulse following through the low-pass filter 18 from the output of the exclusive element or 17. This allows you to abandon the external timing circuits necessary for operation monostable and simplify the device. However, this technical solution does not allow the protection circuit to be returned to its original state after operation by removing input pulses.
Частота появления импульсов сброса, необходимых для возврата схемы защиты в исходное состояние, определяется требованиями предъявляемыми к скорости восстановления после нормализации тока в нагрузке. Кроме того, должны учитываться еще и особенности используемых нагрузок, например, наличие повторяющихся кратковременных перегрузок, возможность самовосстановления и др. По сути частота следования импульсов сброса является частотой проверки состояния нагрузки (линии) после срабатывания защиты. Примером построения формирователя импульсов сброса является устройство (см. фиг. 6), в основе которого лежат генератор 20 тактовых импульсов и суммирующий счетчик 24, с выхода переноса которого снимается импульс сброса. Счетчик запускается высоким логическим уровнем, поступающим с выхода дискриминатора (см. фиг. 1) и работает в циклическом режиме в течение времени действия указанного разрешающего уровня, непосредственно поступающего на S-вход триггера 22 Частота следования импульсов сброса (импульсов переноса) зависит как от информационной емкости счетчика 24, так и от частоты генератора 20.The frequency of occurrence of reset pulses required to return the protection circuit to its original state is determined by the requirements for the recovery speed after normalization of the current in the load. In addition, the characteristics of the loads used must also be taken into account, for example, the presence of repeated short-term overloads, the possibility of self-healing, etc. In essence, the repetition rate of the reset pulses is the frequency of checking the state of the load (line) after the protection has tripped. An example of constructing a reset pulse shaper is a device (see Fig. 6), which is based on a clock pulse generator 20 and a summing counter 24, from the transfer output of which the reset pulse is removed. The counter is started by a high logical level coming from the output of the discriminator (see Fig. 1) and operates in cyclic mode during the duration of the specified resolution level, directly supplied to the S-input of the trigger 22. The repetition rate of reset pulses (transfer pulses) depends both on the information meter capacity 24 and generator frequency 20.
Схема защиты может быть упрощена без ущерба для эффективности ее функционирования за счет исключения формирователя импульсов (см. фиг. 7). Такое решение предполагает наличие внешних цепей принудительного сброса защиты при ее срабатывании, например, по сигналу индикатора перегрузки. В остальном принцип действия схемы не отличается от вышерассмотренных.The protection circuit can be simplified without compromising the efficiency of its operation by eliminating the pulse shaper (see Fig. 7). This solution assumes the presence of external circuits for forced reset of the protection when it is triggered, for example, by a signal from an overload indicator. Otherwise, the principle of operation of the circuit does not differ from those discussed above.
Claims (6)
Publications (1)
| Publication Number | Publication Date |
|---|---|
| RU2817570C1 true RU2817570C1 (en) | 2024-04-16 |
Family
ID=
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| SU434616A1 (en) * | 1972-03-31 | 1974-06-30 | Л. С. Морщенок, Ю. П. Тюнин , В. П. пко | DEVICE PROTECTION OF OUTPUT CASCADE OF MASTERTRADING AMPLIFIER FROM SHORT CIRCUIT IN A LINE |
| US4158866A (en) * | 1977-11-30 | 1979-06-19 | Exxon Research & Engineering Co. | Protection circuit for transistorized switch |
| SU1762280A2 (en) * | 1989-05-05 | 1992-09-15 | Хмельницкий Технологический Институт Бытового Обслуживания | Digital unit checking device |
| EP0600751B1 (en) * | 1992-12-04 | 1997-11-19 | Texas Instruments Incorporated | Solid state power controller |
| RU2107312C1 (en) * | 1994-12-19 | 1998-03-20 | Акционерное общество открытого типа Специальное конструкторское бюро сейсмического приборостроения | Multichannel telemetric seismic prospecting system |
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| SU434616A1 (en) * | 1972-03-31 | 1974-06-30 | Л. С. Морщенок, Ю. П. Тюнин , В. П. пко | DEVICE PROTECTION OF OUTPUT CASCADE OF MASTERTRADING AMPLIFIER FROM SHORT CIRCUIT IN A LINE |
| US4158866A (en) * | 1977-11-30 | 1979-06-19 | Exxon Research & Engineering Co. | Protection circuit for transistorized switch |
| SU1762280A2 (en) * | 1989-05-05 | 1992-09-15 | Хмельницкий Технологический Институт Бытового Обслуживания | Digital unit checking device |
| EP0600751B1 (en) * | 1992-12-04 | 1997-11-19 | Texas Instruments Incorporated | Solid state power controller |
| RU2107312C1 (en) * | 1994-12-19 | 1998-03-20 | Акционерное общество открытого типа Специальное конструкторское бюро сейсмического приборостроения | Multichannel telemetric seismic prospecting system |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5612128B2 (en) | High voltage, high frequency ESD protection circuit for RFIC | |
| US9745947B2 (en) | Ignition control circuit with short circuit protection | |
| US9714976B2 (en) | Circuit and method for detecting a fault attack | |
| US10074647B2 (en) | ESD protection circuit for providing cross-domain ESD protection | |
| KR102324596B1 (en) | Logic buffer circuit and method | |
| RU2817570C1 (en) | Overload protection circuit for digital device outputs | |
| US11601054B2 (en) | Power semiconductor device protection circuit and power module | |
| NO20190390A1 (en) | Transmitting and receiving device and ultrasound system | |
| US10749337B2 (en) | Integrated ESD event sense detector | |
| US6618235B1 (en) | Snubber circuit | |
| US20070019350A1 (en) | Short circuit protection for complementary circuit | |
| EP4164129A1 (en) | Gate driver | |
| GB2128831A (en) | Integrated power on reset (por) circuit for use in an electrical control system | |
| US11916548B2 (en) | Logic buffer circuit and method | |
| US10270247B2 (en) | Power switch module, smart grid power supply arrangement and method therefor | |
| EP3916406A1 (en) | Integrity monitoring for input/output (io) circuits of a sytsem on a chip (soc) | |
| CN113678249A (en) | Electrostatic discharge protection circuit and chip with same | |
| US20240133927A1 (en) | Detector circuit | |
| US5808477A (en) | Circuit for detection and protection against short circuits for digital outputs | |
| TW202037082A (en) | Power circuit and driving method thereof | |
| US9762052B2 (en) | Circuit and method of electrically decoupling nodes | |
| JP7133035B2 (en) | Protection circuit against electrostatic discharge | |
| US11632103B2 (en) | High-speed voltage clamp for unterminated transmission lines | |
| KR102256459B1 (en) | Electronic circuit breaker | |
| WO2022027587A1 (en) | Laser fault injection attack detection circuit for chip, and security chip |