RU2795286C1 - Логический элемент «исключающее или» - Google Patents

Abstract

Изобретение относится к элементам вычислительной техники. Технический результат - повышение надежности функционирования и быстродействия логических элементов. Это достигается тем, что в логический элемент «Исключающее ИЛИ» дополнительно введены первый и второй источники тока, причем первый вывод первого источника тока соединен с узлом соединения эмиттеров первого и второго транзисторов. Первый вывод второго источника тока соединен с узлом соединения эмиттеров четвертого и пятого транзисторов. Вторые выводы первого и второго источников тока соединены с шиной источника отрицательного напряжения питания. Базы второго и пятого транзисторов соединены с шиной подачи опорного напряжения. Коллектор второго транзистора соединен с узлом соединения коллектора четвертого транзистора, базы третьего транзистора и второго вывода третьего резистора. Коллектор пятого транзистора соединен с узлом соединения базы шестого транзистора, коллектора первого транзистора и второго вывода первого резистора. 2 ил.

Description

Предполагаемое изобретение относится к элементам вычислительной техники, устройствам автоматики и может быть использовано в быстродействующих схемах вычислительной техники и автоматики при построении сумматоров, реверсивных счетных устройств, в устройствах поразрядного суммирования по модулю два двоичных импульсных сигналов и т. д.

Известно устройство логического элемента «Исключающее ИЛИ» (АС СССР № 319076, МПК H03K 19/32. Опубликовано 28.10.1971. БИ № 32), включающее два транзистора n-p-n-типа, один транзистор p-n-p-типа, один полупроводниковый диод и один туннельный диод. В этом устройстве эмиттер первого транзистора n-p-n-типа соединен с базой второго транзистора n-p-n-типа и является входом для первой логической переменной логического элемента. Эмиттер второго транзистора n-p-n-типа соединен с базой первого транзистора n-p-n-типа и является входом для второй логической переменной логического элемента. Коллекторы первого и второго транзисторов n-p-n-типа соединены с базой транзистора p-n-p-типа и катодом полупроводникового диода. Анод полупроводникового диода является управляющим входом логического элемента. Эмиттер транзистора p-n-p-типа соединен с катодом туннельного диода. Этот узел соединения является выходом логического элемента.Анод туннельного диода подключен к общей шине. К коллектору транзистора p-n-p-типа прикладывается напряжение от источника питания.

Признаками аналога, совпадающими с признаками заявляемого технического решения, является наличие двух транзисторов n-p-n-типа, где базы первого и второго транзисторов соединены с первым и вторым входами логических переменных соответственно.

К недостаткам аналога можно отнести следующее. В этом устройстве требуется, чтобы уровень постоянных составляющих логических сигналов на входах подачи логических переменных был равен нулю. Выполнить это, как правило, затруднительно. В соответствии с этим можно отметить, что наличие пусть и не больших по величине постоянных составляющих логических сигналов будет приводить к снижению надежности функционирования аналога. Кроме этого, можно отметить, что в p-n-переходах база коллектор первого и второго транзисторов n-p-n-типа при протекании тока будут накапливаться заряды, так же, как и в p-n-переходах транзистора p-n-p-типа и полупроводникового диода. В тоже время в узле соединения коллекторов первого и второго транзисторов n-p-n-типа, катода полупроводникового диода и базы транзистора p-n-p-типа отсутствуют какие-либо резистивные цепи, которые способствовали бы рассасыванию заряда. Это приводит к снижению быстродействия аналога. При прямом смещении p-n-перехода база-эмиттер транзистора p-n-p-типа, через него протекает большой ток, приводящий к возникновению большой диффузионной емкости, в которой будет накаприваться значительный заряд. Этот заряд будет вызывать снижение быстродействия аналога относительно выходного узла, поскольку относительно выходного узла так же отсутствуют резистивные элементы, способствующие рассасыванию зарада диффузионной емкости, кроме этого, можно отметить, что в открытом состоянии через туннельный диод протекает небольшой ток, величина которого недостаточна для быстрого рассасывания заряда диффузионной емкости. Это так же приводит к снижению быстродействия устройства.

Известно устройство логического элемента «Исключенное ИЛИ» (АС СССР № 250995, МПК H03K. Опубликовано 26.08.1969. БИ № 27), включающее шесть транзисторов n-p-n-типа и одиннадцать резисторов. В этом устройстве транзисторы объединены в две группы по три транзистора в каждой (первый, второй, третий транзисторы) и (четвертый, пятый, шестой транзисторы). В каждой группе эмиттеры транзисторов объединены между собой и через шестой и девятый резисторы соответственно соединены с шиной источника отрицательного напряжения питания. Второй и первый резисторы своими выводами соединены с коллектором первого транзистора. К этому узлу подключена и база пятого транзистора. Пятый и третий резисторы своими выводами соединены с коллектором четвертого транзистора. К этому узлу подключена и база второго транзистора. Восьмой и седьмой резисторы своими выводами соединены с коллектором второго транзистора. К этому узлу подключена и база третьего транзистора. Десятый и одиннадцатый резисторы своими выводами соединены с коллектором пятого транзистора. К этому узлу подключена и база шестого транзистора. Вторые выводы второго, пятого, седьмого и десятого резисторов подключены к шине источника отрицательного напряжения питания. Первые выводы первого, восьмого, третьего, четвертого и одиннадцатого резисторов подключены к общей шине. Коллекторы третьего и шестого транзисторов соединены с вторым выводом четвертого резистора. Этот узел соединения является выходом логического элемента. База первого транзистора является первым входом устройства, а база четвертого транзистора является вторым входом устройства.

Признаками аналога, совпадающими с признаками заявляемого технического решения, является наличие шести транзисторов n-p-n-типа, и трех резисторов, где эмиттеры первого и второго транзисторов соединены между собой, эмиттеры четвертого и пятого транзисторов также соединены между собой. База первого транзистора является первым входом логического элемента, а база четвертого транзистора является вторым входом логического элемента. Коллектор первого транзистора соединен с вторым выводом первого резистора. Коллектор четвертого транзистора соединен с вторым выводом третьего резистора. Первые выводы первого и третьего резисторов подключены к общей шине. Второй вывод второго резистора соединен с шиной источника отрицательного напряжения питания.

К недостаткам аналога можно отнести следующее. В этом устройстве второй и пятый транзисторы при обеспечении запирания третьего и шестого транзисторов могут переходить в режим насыщения. Это приводит к накоплению большого заряда в областях p-n-переходов коллектор-база второго и пятого транзисторов, что вызовет существенное снижение быстродействия логического элемента, поскольку при переключении логического элемента потребуется время на рассасывание этого заряда. Кроме этого логический элемент «Исключенное ИЛИ» не имеет резко выраженного порога переключения, что снижает его чувствительность и надежность функционирования.

Из известных технических решений наиболее близким по технической сущности к заявляемому является логический элемент исключительное ИЛИ (АС СССР1045397, МПК H03K 19/21, Аврамов В.Г., Рогов Ю.Н., опубл. 30 сентября 1983, Бюл. № 36). В этом устройстве имеются семь транзисторов n-p-n-типа, девять резисторов и два диода Шоттки. Эмиттеры первого и второго транзисторов соединены между собой, с катодом первого диода и с первым выводом шестого резистора. Эмиттеры четвертого и пятого транзисторов соединены между собой, с катодом второго диода и с первым выводом восьмого резистора. База второго транзистора соединена с вторым выводом седьмого резистора и анодом второго диода. База пятого транзистора соединена с вторым выводом девятого резистора и анодом первого диода. Коллекторы второго и пятого транзисторов соединены с базой седьмого транзистора и с вторым выводом пятого резистора. База шестого транзистора соединена с коллектором первого транзистора и с вторым выводом первого резистора. База третьего транзистора соединена с коллектором четвертого транзистора и с вторым выводом третьего резистора. Коллекторы третьего, шестого и седьмого транзисторов соединены с общей шиной. Первые выводы первого, седьмого, третьего, девятого и пятого резисторов соединены с общей шиной. База первого транзистора является первым входом устройства. База четвертого транзистора является вторым входом устройства. Эмиттеры шестого и третьего транзисторов соединены с первым выводом второго резистора. На выходе данного узла соединения появляется сигнал, отвечающий функции «Исключающее ИЛИ». Эмиттер седьмого транзистора соединен с первым выводом четвертого резистора. На выходе данного узла соединения появляется сигнал, отвечающий функции «Исключающее ИЛИ с инверсией».Вторые выводы второго, шестого, восьмого и четвертого резисторов соединены с шиной источника отрицательного напряжения питания.

Признаками прототипа, совпадающими с признаками заявляемого технического решения, является наличие шести транзисторов n-p-n-типа и трехрезисторов.Эмиттеры первого и второго транзисторов соединены между собой. Эмиттеры четвертого и пятого транзисторов соединены между собой. Первые выводы первого и третьего резисторов и коллекторы третьего и шестого транзисторов соединены с общей шиной. База шестого транзистора соединена с коллектором первого транзистора и вторым выводом первого резистора. База третьего транзистора соединена с коллектором четвертого транзистора и вторым выводом третьего резистора. Второй вывод второго резистора соединены с шиной источника отрицательного напряжения питания. Эмиттеры третьего и шестого транзисторов соединены с первым выводом второго резистора. Этот узел соединения является выходом логического элемента. База первого транзистора является первым входом устройства. База четвертого транзистора является вторым входом устройства.

Прототипу свойственны следующие недостатки. Наличие диодов Шоттки в прототипе приводит к тому, что, например, при низких потенциалах на первом и втором входах прототипа (логические нули) ток, протекающий через шестой резистор, должен переключиться с первого транзистора на второй. Однако часть тока будет замыкаться через диоды Шоттки в девятыйрезистор. Часть тока, протекающего через восьмой резистор и второй диод Шоттки будет замыкаться в седьмой резистор. В зависимости от величины сопротивлений седьмого и девятого резисторов эта часть тока при малых сопротивлениях может быть существенной, что приведет к малому размаху логических уровней выходного сигнала (не будет соответствовать ЭСЛ логике). Это снижает надежность функционирования прототипа. Для снижения степени влияния этого недостатка на функционирование прототипа сопротивления резисторов, включенных между базами второго и пятого транзисторов и общей шиной, имели бы большую величину с целью снижения части тока, которая ответвляется в диоды Шоттки. Однако, наличие больших сопротивлений резисторов, подключенных к базам второго и пятого транзисторов приведет к росту постоянных времени узлов баз второго ипятого транзисторов и соответственно к снижению быстродействия прототипа.

Технический результат логического элемента «Исключающее ИЛИ» состоит в том, что он позволяет повыситьнадежность функционирования и повысить быстродействиелогических элементов подобного типа.

Доказательство наличия причинно-следственной связи между заявляемой совокупностью признаков и достигаемым техническим результатом приводится далее.

Для достижения технического результата в известное устройство дополнительно введены:первый и второй источники тока.

Технический результат достигается тем, что в логический элемент «Исключающее ИЛИ», содержащий первый 2, второй 4, третий 9, четвертый 8, пятый 5 и шестой 10 транзисторы n-p-n-типа и первый 1, второй 11, третий 7резисторы, гдеэмиттеры первого 2 и второго 4 транзисторов соединены между собой. Эмиттеры четвертого 8 и пятого 5 транзисторов соединены между собой. Первые выводы первого 1 и третьего 7 резисторов и коллекторы третьего 9 и шестого 10 транзисторов соединены с общей шиной 14. База шестого 10 транзистора соединена с коллектором первого 2 транзистора и вторым выводом первого 1 резистора. База третьего 9 транзистора соединена с коллектором четвертого 8 транзистора и вторым выводом третьего 7 резистора. Второй вывод второго 11 резистора соединены с шиной источника отрицательного напряжения питания 17. Эмиттеры третьего 9 и шестого 10 транзисторов соединены с первым выводом второго 11 резистора. Этот узел соединения является выходом 15 логического элемента. База первого 2 транзистора является первым 12 входом логического элемента. База четвертого 8 транзистора является вторым входом логического элемента 13, введены первый 3 и второй 6 источники тока, причемпервый вывод первого 3 источника тока соединен с узлом соединения эмиттеров первого 2 и второго 4 транзисторов. Первый вывод второго 6 источника тока соединен с узлом соединения эмиттеров четвертого 8 и пятого 5 транзисторов. Вторые выводы первого 3 и второго 6 источников тока соединены с шиной источника отрицательного напряжения питания 17. Базы второго 4 и пятого 5 транзисторов соединены с шиной подачи опорного напряжения 16. Коллектор второго 4 транзистора соединен с узлом соединения коллектора четвертого 8 транзистора, базы третьего 9 транзистора и второго вывода третьего 7 резистора. Коллектор пятого 5 транзистора соединен с узлом соединения базы шестого 10 транзистора, коллектора первого 2 транзистора и второго вывода первого 1 резистора.

Сущность предлагаемого устройства поясняется чертежами.

На фиг. 1 представлена схема электрическая принципиальная логического элемента «Исключающее ИЛИ».

На фиг. 2 представлены диаграммы первого входного сигнала (верхняя диаграмма), второго входного сигнала (средняя диаграмма) и сигнала на выходе логического элемента «Исключающее ИЛИ» (нижняя диаграмма).

Диаграммы, представленные на фиг. 2, получены путем моделированиялогического элемента «Исключающее ИЛИ» (фиг. 1). Моделирование выполнено с использованием программы схемотехнического моделирования Micro-Cap 9.

Логический элемент «Исключающее ИЛИ», содержит первый 2, второй 4, третий 9, четвертый 8, пятый 5 и шестой 10 транзисторы n-p-n-типа, первый 1, второй 11 и третий 7 резисторы, первый 3 и второй 6 источники тока. Эмиттеры первого 2 и второго 4 транзисторов и первый вывод первого 3 источника тока соединены между собой. Эмиттеры четвертого 8 и пятого 5 транзисторов и первый вывод второго 6 источника тока соединены между собой. Первые выводы первого 1 и третьего 7 резисторов и коллекторы третьего 9 и шестого 10 транзисторов соединены с общей шиной 14. Второй вывод второго 11 резистора и вторые выводы первого 3 и второго 6 источников тока соединены с шиной источника отрицательного напряжения питания 17.Коллектор первого 2 транзистора соединен с коллектором пятого 5 транзистора и базой шестого 10 транзистора и вторым выводом первого 1 резистора. Коллектор второго 4 транзистора соединен с коллектором четвертого 8 транзистора и базой третьего 9 транзистора и вторым выводом третьего 1 резистора. Эмиттеры третьего 9 и шестого 10 транзисторов соединены с первым выводом второго 11 резистора. Этот узел соединения является выходом 15 логического элемента. Базы второго 4 и пятого 5 транзисторов соединены с шиной 16 подачи опорного напряжения. База первого 2 транзистора является первым входом 12 логического элемента. База четвертого 8 транзистора является вторым 13 входом логического элемента.

Работает логический элемент «Исключающее ИЛИ» следующим образом. К базам второго 4 и пятого 5 транзисторов по шине 16 прикладывается опорное напряжение

, имеющее отрицательный знак.

Поскольку рассматриваем работу логического элемента «Исключающее ИЛИ», то учитываем, что логический элемент имеет первый 12 и второй 13 входы, на которые могут подаваться сигналы, имеющие уровень «логический нуль», величина которого ниже (по модулю больше) опорного напряжения

, и «логическая единица», величина которого выше (по модулю меньше) опорного напряжения

.

Пусть на первый 12 и второй 13 входы логического элемента прикладываются сигналы «логический нуль». В этом случае ток первого 3 источника тока будет протекать через второй 4 транзистор, обеспечивая падение напряжения на третьем 7 резисторе. Ток второго 6 источника тока будет протекать через пятый 5 транзистор, обеспечивая падение напряжения на первом 1 резисторе. В этом случае на выходе 15 логического элемента появится сигнал, имеющий уровень «логический нуль».

При подаче на первый 12 и второй 13 входы логического элемента сигналов «логическая единица» ток первого 3 источника тока будет протекать через первый 2 транзистор, обеспечивая падение напряжения на первом 1 резисторе. Ток второго 6 источника тока будет протекать через четвертый 8 транзистор, обеспечивая падение напряжения на сопротивлении третьего 7 резистора. В результате этого на выходе 15 логического элемента появится сигнал, имеющий уровень «логический нуль».

При подаче на первый 12 вход логического элемента сигнала «логический нуль», а на второй 13 вход логического элемента сигнала «логическая единица», ток первого 3 источника тока будет протекать через второй 4 транзистор. В этом случае на сопротивлении первого 1 резистора падение напряжения будет отсутствовать. Ток второго 6 источника тока будет протекать через четвертый 8транзистор, обеспечивая падение напряжения на сопротивлении третьего 7 резистора. В результате этого при сложении уровней напряжений, которые будут падать на первом 1 и третьем 7 резисторах, в узле соединения эмиттеров третьего 9 и шестого10 транзисторов установится уровень сигнала соответствующий уровню «логическая единица». Этот уровень сигнала и появится на выходе 15 логического элемента.

При подаче на первый 12 вход логического элемента сигнала «логическая единица», а на второй 13 вход логического элемента сигнала «логический нуль», ток первого 3 источника тока будет протекать через первый 2 транзистор. это обеспечит падение напряжения на сопротивлении первого 1 резистора. Ток второго 6 источника тока будет протекать через пятый 5 транзистор. В этом случае падение напряжения на третьем 7 резисторе падение напряжения будет отсутствовать. В результате этого при сложении уровней напряжений, которые будут падать на первом 1 и третьем 7 резисторах, в узле соединения эмиттеров третьего 9 и шестого 10 транзисторов установится уровень сигнала соответствующий уровню «логическая единица. Этот уровень сигнала и появится на выходе 15 логического элемента. Таким образом, рассматривая таблицу истинности и результаты моделирования логического элемента «Исключающее ИЛИ», можно отметить его правильность функционирования.

В заявляемом логическом элементе «Исключающее ИЛИ» сигналы к первому и второму входам прикладываются относительно уровня опорного напряжения, которое подается на базы второго и пятого транзисторов, где уровень «логический нуль» будет ниже уровня опорного напряжения, а уровень «логическая единица» будет выше уровня опорного напряжения. В узле соединения коллекторов первого и пятого транзисторов и второго вывода первого резистора выполняется логическая функция «монтажное И». Подобным же образом в узле соединения коллекторов второго и четвертого транзисторов и второго вывода третьего резистора так же будет выполняться логическая функция «монтажное И». В узле соединения эмиттеров третьего и шестого транзисторов и первого вывода второго резистора будет выполняться логическая функция «монтажное ИЛИ». Подобные соединения позволяют повысить надежность функционирования логического элемента «Исключающее ИЛИ». Кроме этого, подобные соединения и введение двух источников тока, имеющих постоянные токи при изменении напряжений, падающих на них, позволяет повысить быстродействие логического элемента «Исключающее ИЛИ».

Таким образом, доказана практическая реализуемость заявляемого устройства логического элемента «Исключающее ИЛИ».

Промышленная применимость этого устройства возможна в технике быстродействующих схем вычислительной техники и автоматики при построении сумматоров, реверсивных счетных устройств, в устройствах поразрядного суммирования по модулю два двоичных импульсных сигналов и т. д.

Claims (1)

1. Логический элемент «Исключающее ИЛИ», содержащий первый, второй, третий, четвертый, пятый и шестой транзисторы n-p-n-типа и первый, второй и третий резисторы, где эмиттеры первого и второго транзисторов соединены между собой, эмиттеры четвертого и пятого транзисторов соединены между собой, первые выводы первого и третьего резисторов и коллекторы третьего и шестого транзисторов соединены с общей шиной, база шестого транзистора соединена с коллектором первого транзистора и вторым выводом первого резистора, база третьего транзистора соединена с коллектором четвертого транзистора и вторым выводом третьего резистора, второй вывод второго резистора соединен с шиной источника отрицательного напряжения питания, эмиттеры третьего и шестого транзисторов соединены с первым выводом второго резистора, этот узел соединения является выходом логического элемента, база первого транзистора является первым входом логического элемента, база четвертого транзистора является вторым входом логического элемента, отличающийся тем, что в него дополнительно введены первый и второй источники тока, причем первый вывод первого источника тока соединен с узлом соединения эмиттеров первого и второго транзисторов, первый вывод второго источника тока соединен с узлом соединения эмиттеров четвертого и пятого транзисторов, вторые выводы первого и второго источников тока соединены с шиной источника отрицательного напряжения питания, базы второго и пятого транзисторов соединены с шиной подачи опорного напряжения, коллектор второго транзистора соединен с узлом соединения коллектора четвертого транзистора, базы третьего транзистора и второго вывода третьего резистора, коллектор пятого транзистора соединен с узлом соединения базы шестого транзистора, коллектора первого транзистора и второго вывода первого резистора.

Images