RU2695491C1 - Система управления вычислительного узла в составе модульной вычислительной платформы "Эльбрус8" для построения серверов различного назначения - Google Patents
Система управления вычислительного узла в составе модульной вычислительной платформы "Эльбрус8" для построения серверов различного назначения Download PDFInfo
- Publication number
- RU2695491C1 RU2695491C1 RU2018146894A RU2018146894A RU2695491C1 RU 2695491 C1 RU2695491 C1 RU 2695491C1 RU 2018146894 A RU2018146894 A RU 2018146894A RU 2018146894 A RU2018146894 A RU 2018146894A RU 2695491 C1 RU2695491 C1 RU 2695491C1
- Authority
- RU
- Russia
- Prior art keywords
- output
- controller
- way input
- way
- input
- Prior art date
Links
- 238000010276 construction Methods 0.000 title abstract 3
- 239000002131 composite material Substances 0.000 claims description 36
- 230000002093 peripheral effect Effects 0.000 claims description 24
- 101001038335 Homo sapiens Serine/threonine-protein kinase LMTK2 Proteins 0.000 claims description 7
- 102100040292 Serine/threonine-protein kinase LMTK2 Human genes 0.000 claims description 7
- 230000002146 bilateral effect Effects 0.000 claims 5
- 239000000126 substance Substances 0.000 abstract 1
- 230000007246 mechanism Effects 0.000 description 7
- 230000003068 static effect Effects 0.000 description 6
- 238000001816 cooling Methods 0.000 description 3
- 230000008278 dynamic mechanism Effects 0.000 description 3
- 238000004891 communication Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000005265 energy consumption Methods 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 238000012544 monitoring process Methods 0.000 description 2
- 238000013021 overheating Methods 0.000 description 2
- XBWAZCLHZCFCGK-UHFFFAOYSA-N 7-chloro-1-methyl-5-phenyl-3,4-dihydro-2h-1,4-benzodiazepin-1-ium;chloride Chemical compound [Cl-].C12=CC(Cl)=CC=C2[NH+](C)CCN=C1C1=CC=CC=C1 XBWAZCLHZCFCGK-UHFFFAOYSA-N 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000004134 energy conservation Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 239000003471 mutagenic agent Substances 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
- G06F15/163—Interprocessor communication
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Theoretical Computer Science (AREA)
- Software Systems (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Power Sources (AREA)
Abstract
Изобретение относится к вычислительной технике и может быть использовано для построения серверов различного назначения. Технический результат заключается в повышении быстродействия при обеспечении возможности построения серверов различного назначения. Технический результат достигается за счет системы управления вычислительного узла в составе модульной вычислительной платформы «Эльбрус8» для построения серверов различного назначения, которая содержит многофункциональный контроллер, шину ввода-вывода, пять элементов питания, температурный датчик, мультиплексор, расширительный модуль ввода/вывода, два монитора питания, светодиоды, находящиеся на первой многослойной печатной плате, четыре процессора, четыре узла ОЗУ, два мультиплексора, три элемента питания, находящиеся на второй многослойной печатной плате, процессорный модуль, находящийся на третьей многослойной печатной плате, коммутатор и управляющий сервер. 1 з.п. ф-лы, 1 табл., 2 ил.
Description
Изобретение относится к вычислительной технике и может быть использована для построения серверов различного назначения.
Известен ряд вычислительных систем с распределенной памятью, содержащих процессоры, объединенные некоторой коммуникационной средой. Наиболее известными среди них являются: Intel Paragon, IBM SP1/SP2, Cray T3D и многие другие, включая отечественные кластерные и массово-параллельные установки, например, МВС-1000М, СКИФ Syberia и т.д.
Недостатком таких вычислительных систем является низкая производительность при решении реальных задач.
Наиболее близким к заявляемому является вычислительный модуль многопроцессорной крейтовой системы и многопроцессорная система из этих модулей [РФ №151425 U1, G06F 15/16, 10.04.2015], включающий печатную плату и размещенные на ней: процессор с выводом межпроцессорных каналов, подключенный к оперативной памяти, а также к контроллеру периферийных интерфейсов посредством шины ввода-вывода, контроллер периферийных интерфейсов с подключением к нему шин периферийных интерфейсов, оперативную память, соединители для подключения к коммутационной панели, выполненные с возможностью подключения межпроцессорных каналов и шин периферийных интерфейсов к коммутационной панели, постоянное запоминающее устройство с записанной в нем программой начальной загрузки.
Недостатком данного устройства является отсутствие возможности построения серверов различного назначения.
Техническим результатом является расширение функциональных возможностей за счет обеспечения возможности построения серверов различного назначения.
Технический результат достигается тем, что в «Систему управления вычислительного узла в составе модульной вычислительной платформы «Эльбрус8» для построения серверов различного назначения», содержащую печатную плату, процессор, подключенный к оперативной памяти, контроллер периферийных интерфейсов, шины ввода-вывода, что в ней в качестве контроллера периферийных интерфейсов используется многофункциональный контроллер КПИ-2 и введены пять элементов питания, температурный датчик, мультиплексор, расширительный модуль ввода/вывода, два монитора питания, светодиоды, находящиеся на первой многослойной печатной плате, три процессора, четыре узла ОЗУ, два мультиплексора, три элемента питания, находящиеся на второй многослойной печатной плате, процессорный модуль, находящийся на третьей многослойной печатной плате, коммутатор и сервер управляющий, двухсторонний вход выход которого соединен с вторым двухсторонним входом выходом коммутатор, первый двухсторонний вход выход которого соединен с седьмым двухсторонним входом выходом процессорного модуля, первый, второй, третий и четвертый двухсторонние входы выходы которого соединены соответственно, каждый отдельно, с одноименными двухсторонними входами выходами контроллера периферийных интерфейсов, пятый, шестой, седьмой и восьмой двухсторонние входы выходы которого соединены соответственно, каждый отдельно, с первым, вторым, третьим и четвертым двухсторонними входами выходами мультиплексора, пятый двухсторонний вход выход которого соединен с вторым двухсторонним входом выходом мультиплексора, первый двухсторонний вход выход которого соединен с объединенными двухсторонними входами выходами первого, второго, третьего и четвертого процессоров, двухсторонний вход выход мультиплексора соединен с пятым двухсторонним входом выходом процессорного модуля, шестой двухсторонний вход выход которого соединен с пятым двухсторонним входом выходом расширительного модуля ввода/вывода, четвертый двухсторонний вход выход которого соединен с двухсторонним входом выходом второго монитора питания, двухсторонний вход выход первого монитора питания соединен с двухсторонним входом выходом выходом расширительного модуля ввода/вывода, третий двухсторонний вход выход которого соединен с двухсторонним входом выходом светодиодов, первый двухсторонний вход выход расширительного модуля ввода/вывода с девятым двухсторонним входом выходом выходом контроллера периферийных интерфейсов, двухсторонний вход выход шины ввода/вывода соединен с пятым двухсторонним входом выходом контроллера периферийных интерфейсов, шестой двухсторонний вход выход которого соединен с двухсторонними входами выходами с первого по пятый элементов питания, двухсторонние входы выходы с первого по четвертый узлы ОЗУ соединены соответственно, каждый отдельно, с первого по четвертый двухсторонними входами выходами первого мультиплексора, пятый двухсторонний вход выход которого соединен с двухсторонним входом выходом контроллера периферийных интерфейсов, двухсторонний вход мультиплексора соединен с двухсторонними входами выходами шестого, седьмого и восьмого элементов питания, причем многофункциональный контроллер периферийных интерфейсов КПИ-2 содержит контроллер физического уровня канала ввода-вывода (WLCC_PHY), контроллер канального уровня канала ввода-вывода (WLCC_DLL), коммутатор первого уровня, коммутатор второго уровня, первый составной контроллер, первый контроллер линка PCIe, второй контроллер линка PCIe, первый 4-х портовый контроллер интерфейса USB, второй 4-х портовый контроллер интерфейса USB, второй составной контроллер, контроллер двух устройств интерфейса IDE, третий составной контроллер, контроллер управления питанием и энергосбережением, контроллер интерфейса PCI, звуковой контроллер интерфейса HDA, первый 4-портовый контроллер интерфейса SATA 3.0, второй 4-портовый контроллер интерфейса SATA 3.0, первый контроллер интерфейса Ethernet, второй контроллер интерфейса Ethernet, третий контроллер интерфейса Ethernet и блок управления сигналами тактовой синхронизации, выход которого соединен с объединенными входами синхронизации всех блоков устройства, выход которого соединен с выходом контроллера физического уровня канала ввода-вывода, двухсторонний вход выход которого соединен с первым двухсторонним входом выходом контроллера канального уровня канала ввода-вывода, второй двухсторонний вход выход которого соединен с первым двухсторонним входом выходом коммутатора первого уровня, второй двухсторонний вход выход которого соединен с первым двухсторонним входом выходом первого составного контроллера, третий двухсторонний вход выход коммутатора первого уровня соединен с первым двухсторонним входом выходом первого контроллера линка PCIe, четвертый двухсторонний вход выход коммутатора первого уровня соединен с первым двухсторонним входом выходом второго контроллера линка PCIe, пятый двухсторонний вход выход коммутатора первого уровня соединен с первым двухсторонним входом выходом звукового контроллера интерфейса HDA, шестой двухсторонний вход выход коммутатора первого уровня соединен с первым двухсторонним входом выходом первого 4-х портового контроллера интерфейса SATA 3.0, седьмой двухсторонний вход выход коммутатора первого уровня соединен с первым двухсторонним входом выходом второго 4-х портового контроллера интерфейса SATA 3.0, восьмой двухсторонний вход выход коммутатора первого уровня соединен с первым двухсторонним входом выходом коммутатора второго уровня, второй двухсторонний вход выход которого соединен с первым двухсторонним входом выходом первого 4-х портового контроллера интерфейса USB, третий двухсторонний вход выход коммутатора второго уровня соединен с первым двухсторонним входом выходом второго 4-х портового контроллера интерфейса USB, четвертый двухсторонний вход выход коммутатора второго уровня соединен с первым двухсторонним входом выходом второго составного контроллера, пятый двухсторонний вход выход коммутатора второго уровня соединен с первым двухсторонним входом выходом первого контроллера интерфейса Ethernet, шестой двухсторонний вход выход коммутатора второго уровня соединен с первым двухсторонним входом выходом второго контроллера интерфейса Ethernet, седьмой двухсторонний вход выход коммутатора второго уровня соединен с первым двухсторонним входом выходом третьего контроллера интерфейса Ethernet, восьмой двухсторонний вход выход коммутатора второго уровня соединен с первым двухсторонним входом выходом контроллера двух устройств интерфейса IDE, девятый двухсторонний вход выход коммутатора второго уровня соединен с первым двухсторонним входом выходом третьего составного контроллера, десятый двухсторонний вход выход коммутатора второго уровня соединен с первым двухсторонним входом выходом контроллера управления питанием и энергосбережением, одиннадцатый двухсторонний вход выход коммутатора второго уровня соединен с первым двухсторонним входом выходом, контроллер интерфейса PCI, вторые двухсторонние входы выходы контроллера двух устройств интерфейса IDE, третьего составного контроллера, контроллера управления питанием и энергосбережением, контроллера интерфейса PCI, звукового контроллера интерфейса HDA, первого контроллера интерфейса Ethernet, второго контроллера интерфейса Ethernet и третьего контроллера интерфейса Ethernet соединены с соответствующими двухсторонними входами выходами устройства, вторые и третьи двухсторонние входы выходы первого составного контроллера, первого контроллера линка PCIe и второго составного контроллера соединены с соответствующими двухсторонними входами выходами устройства, с второго по пятый двухсторонние входы выходы второго контроллера линка PCIe, первого 4-х портового контроллера интерфейса USB, второго 4-х портового контроллера интерфейса USB, первого 4-х портового контроллера интерфейса SATA 3.0, второго 4-х портового контроллера интерфейса SATA 3.0 соединены с соответствующими двухсторонними входами выходами устройства, причем соединение между двухсторонними входами выходами коммутатора первого уровня и контроллера канального уровня канала ввода-вывода, коммутатора второго уровня, первого составного контроллера, первого контроллера линка PCIe, второго контроллера линка PCIe, звукового контроллера интерфейса HDA, первого 4-х портового контроллера интерфейса SATA 3.0, второго 4-х портового контроллера интерфейса SATA 3.0 осуществляется интерфейсом типа «Slink», причем соединение между двухсторонними входами выходами коммутатора второго уровня и первого 4-х портового контроллера интерфейса USB, второго 4-х портового контроллера интерфейса USB, второго составного контроллера, контроллера двух устройств интерфейса IDE, третьего составного контроллера, контроллера управления питанием и энергосбережением, контроллера интерфейса PCI, первого контроллера интерфейса Ethernet, второго контроллера интерфейса Ethernet и третьего контроллера интерфейса Ethernet осуществляется интерфейсом типа «IOlink».
На фиг. 1 представлена блок-схема системы управления вычислительного узла в составе модульной вычислительной платформы «Эльбрус8» для построения серверов различного назначения.
На фиг. 2 представлена блок-схема многофункционального контроллера КПИ-2.
Система управления вычислительного узла в составе модульной вычислительной платформы «Эльбрус8» для построения серверов различного назначения (фиг. 1) содержит, многофункциональный контроллер 1, шину ввода-вывода 2, пять элементов питания 3, 4, 5, 6 и 7, температурный датчик 8, мультиплексор 9, расширительный модуль ввода/вывода 10, два монитора питания 11 и 13, светодиоды 12, находящиеся на первой многослойной печатной плате 27, четыре процессора 14, 16, 18 и 20, четыре узла ОЗУ 15, 17, 19 и 21, два мультиплексора 22 и 26, три элемента питания 23, 24 и 25, находящиеся на второй многослойной печатной плате 28, процессорный модуль 29, находящийся на третьей многослойной печатной плате 30, коммутатор 31 и сервер управляющий 32, двухсторонний вход выход которого соединен с вторым двухсторонним входом выходом коммутатор 31, первый двухсторонний вход выход которого соединен с седьмым двухсторонним входом выходом процессорного модуля 29, первый, второй, третий и четвертый двухсторонние входы выходы которого соединены соответственно, каждый отдельно, с одноименными двухсторонними входами выходами контроллера периферийных интерфейсов 1, пятый, шестой, седьмой и восьмой двухсторонние входы выходы которого соединены соответственно, каждый отдельно, с первым, вторым, третьим и четвертым двухсторонними входами выходами мультиплексора 9, пятый двухсторонний вход выход которого соединен с вторым двухсторонним входом выходом мультиплексора 26, первый двухсторонний вход выход которого соединен с объединенными двухсторонними входами выходами первого, второго, третьего и четвертого процессоров 14, 16, 18 и 20, двухсторонний вход выход мультиплексора 26 соединен с пятым двухсторонним входом выходом процессорного модуля 29, шестой двухсторонний вход выход которого соединен с пятым двухсторонним входом выходом расширительного модуля ввода/вывода 10, четвертый двухсторонний вход выход которого соединен с двухсторонним входом выходом второго монитора питания 13, двухсторонний вход выход первого монитора питания 11 соединен с двухсторонним входом выходом выходом расширительного модуля ввода/вывода 10, третий двухсторонний вход выход которого соединен с двухсторонним входом выходом светодиодов 12, первый двухсторонний вход выход расширительного модуля ввода/вывода 10 с девятым двухсторонним входом выходом выходом контроллера периферийных интерфейсов 1, двухсторонний вход выход шины ввода/вывода 2 соединен с пятым двухсторонним входом выходом контроллера периферийных интерфейсов 1, шестой двухсторонний вход выход которого соединен с двухсторонними входами выходами с первого по пятый элементов питания 3, 4, 5, 6 и 7, двухсторонние входы выходы с первого по четвертый узлы ОЗУ 15, 17, 19 и 21 с единены соответственно, каждый отдельно, с первого по четвертый двухсторонними входами выходами первого мультиплексора 22, пятый двухсторонний вход выход которого соединен с двухсторонним входом выходом контроллера периферийных интерфейсов 1, двухсторонний вход мультиплексора 9 соединен с двухсторонними входами выходами шестого, седьмого и восьмого элементов питания 23, 24 и 25, причем многофункциональный контроллер КПИ-2 1 (фиг. 2) содержит контроллер физического уровня канала ввода-вывода 33 (WLCC_PHY), контроллер канального уровня канала ввода-вывода 34 (WLCC_DLL), коммутатор первого уровня 35, коммутатор второго уровня 36, первый составной контроллер 37, первый контроллер линка PCIe 38, второй контроллер линка PCIe 39, первый 4-х портовый контроллер интерфейса USB 40, второй 4-х портовый контроллер интерфейса USB 41, второй составной контроллер 42, контроллер двух устройств интерфейса IDE 43, третий составной контроллер 44, контроллер управления питанием и энергосбережением 45, контроллер интерфейса PCI 46, звуковой контроллер интерфейса HDA 47, первый 4-портовый контроллер интерфейса SATA 3.0 48, второй 4-портовый контроллер интерфейса SATA 3.0 49, первый контроллер интерфейса Ethernet 50, второй контроллер интерфейса Ethernet 51, третий контроллер интерфейса Ethernet 52 и блок управления сигналами тактовой синхронизации 53, выход которого соединен с объединенными входами синхронизации всех блоков устройства, выход которого соединен с выходом контроллера физического уровня канала ввода-вывода 33, двухсторонний вход выход которого соединен с первым двухсторонним входом выходом контроллера канального уровня канала ввода-вывода 34, второй двухсторонний вход выход которого соединен с первым двухсторонним входом выходом коммутатора первого уровня 35, второй двухсторонний вход выход которого соединен с первым двухсторонним входом выходом первого составного контроллера 37, третий двухсторонний вход выход коммутатора первого уровня 35 соединен с первым двухсторонним входом выходом первого контроллера линка PCIe 38, четвертый двухсторонний вход выход коммутатора первого уровня 35 соединен с первым двухсторонним входом выходом второго контроллера линка PCIe 39, пятый двухсторонний вход выход коммутатора первого уровня 35 соединен с первым двухсторонним входом выходом звукового контроллера интерфейса HDA 47, шестой двухсторонний вход выход коммутатора первого уровня 35 соединен с первым двухсторонним входом выходом первого 4-х портового контроллера интерфейса SATA 3.0 48, седьмой двухсторонний вход выход коммутатора первого уровня 35 соединен с первым двухсторонним входом выходом второго 4-х портового контроллера интерфейса SATA 3.0 49, восьмой двухсторонний вход выход коммутатора первого уровня 35 соединен с первым двухсторонним входом выходом коммутатора второго уровня 36, второй двухсторонний вход выход которого соединен с первым двухсторонним входом выходом первого 4-х портового контроллера интерфейса USB 40, третий двухсторонний вход выход коммутатора второго уровня 36 соединен с первым двухсторонним входом выходом второго 4-х портового контроллера интерфейса USB 41, четвертый двухсторонний вход выход коммутатора второго уровня 36 соединен с первым двухсторонним входом выходом второго составного контроллера 42, пятый двухсторонний вход выход коммутатора второго уровня 36 соединен с первым двухсторонним входом выходом первого контроллера интерфейса Ethernet 50, шестой двухсторонний вход выход коммутатора второго уровня 36 соединен с первым двухсторонним входом выходом второго контроллера интерфейса Ethernet 51, седьмой двухсторонний вход выход коммутатора второго уровня 36 соединен с первым двухсторонним входом выходом третьего контроллера интерфейса Ethernet 52, восьмой двухсторонний вход выход коммутатора второго уровня 36 соединен с первым двухсторонним входом выходом контроллера двух устройств интерфейса IDE 43, девятый двухсторонний вход выход коммутатора второго уровня 36 соединен с первым двухсторонним входом выходом третьего составного контроллера 44, десятый двухсторонний вход выход коммутатора второго уровня 36 соединен с первым двухсторонним входом выходом контроллера управления питанием и энергосбережением 45, одиннадцатый двухсторонний вход выход коммутатора второго уровня 36 соединен с первым двухсторонним входом выходом, контроллер интерфейса PCI 46, вторые двухсторонние входы выходы контроллера двух устройств интерфейса IDE 43, третьего составного контроллера 44, контроллера управления питанием и энергосбережением 45, контроллера интерфейса PCI 46, звукового контроллера интерфейса HDA 47, первого контроллера интерфейса Ethernet 50, второго контроллера интерфейса Ethernet 51 и третьего контроллера интерфейса Ethernet 52 соединены с соответствующими двухсторонними входами выходами устройства, вторые и третьи двухсторонние входы выходы первого составного контроллера 37, первого контроллера линка PCIe 38 и второго составного контроллера 42 соединены с соответствующими двухсторонними входами выходами устройства, с второго по пятый двухсторонние входы выходы второго контроллера линка PCIe 39, первого 4-х портового контроллера интерфейса USB 40, второго 4-х портового контроллера интерфейса USB 41, первого 4-х портового контроллера интерфейса SATA 3.0 48, второго 4-х портового контроллера интерфейса SATA 3.0 49 соединены с соответствующими двухсторонними входами выходами устройства, причем соединение между двухсторонними входами выходами коммутатора первого уровня 35 и контроллера канального уровня канала ввода-вывода 34, коммутатора второго уровня 36, первого составного контроллера 37, первого контроллера линка PCIe 38, второго контроллера линка PCIe 39, звукового контроллера интерфейса HDA 47, первого 4-х портового контроллера интерфейса SATA 3.0 48, второго 4-х портового контроллера интерфейса SATA 3.0 49 осуществляется интерфейсом типа «Slink», причем соединение между двухсторонними входами выходами коммутатора второго уровня 36 и первого 4-х портового контроллера интерфейса USB 40, второго 4-х портового контроллера интерфейса USB 41, второго составного контроллера 42, контроллера двух устройств интерфейса IDE 43, третьего составного контроллера 44, контроллера управления питанием и энергосбережением 45, контроллера интерфейса PCI 46, первого контроллера интерфейса Ethernet 50, второго контроллера интерфейса Ethernet 51 и третьего контроллера интерфейса Ethernet 52 осуществляется интерфейсом типа «IOlink».
Работа процессорного модуля МВС-8С (фиг. 1, фиг. 2) заключается в следующем.
При выполнении операций блоки системы выполняют следующие функции.
Многофункциональный контроллер КПИ-2 1 предназначен для обеспечения подключения периферийных интерфейсов.
Шина ввода/вывода 2 обеспечивает подключение периферийных устройств PCIe.
Элементы питания 3, 4, 5, 6, 7 обеспечивают питание компонентов, находящиеся на первой многослойной печатной платы СВ-КПИ 27.
Температурный датчик 8 передает данные о нагреве системы.
Мультиплексор 9 осуществляет мультиплексирование шины I2C.
Расширительный модуль ввода/вывода 10 обеспечивает сопряжение мониторов питания 11, 13, светодиодов 4 шт. 12 и многофункционального контроллера КПИ-2 1.
Мониторы питания 11, 13 обеспечивают заданную последовательность включений питания.
Светодиоды 4 шт. 12 показывают различные режимы работы модуля.
Процессоры 14, 16, 18 и 20 являются многофункциональными вычислительными устройствами.
Узлы ОЗУ 15, 17, 19, 21 содержат по 4 слота каждый и осуществляют хранение входных, промежуточных и выходных данных соответствующих процессоров 14, 16, 18 и 20.
Мультиплексор 22 осуществляет мультиплексирование шины I2C.
Элементы питания 23, 24, 25 обеспечивают питание компонентов, находящиеся на второй многослойной печатной платы СВ-КПУ 28.
Мультиплексор 26 осуществляет мультиплексирование шины I2C.
Третья многослойная печатная плата 30 является системным менеджментом и обеспечивает работу процессорного модуля iMX287 29.
Процессорный модуль iMX287 29 является многофункциональным вычислительным устройством и служит для отслеживания текущих состояний компонентов модуля и изменения их параметров по шинам I2C. Собранная информация может передаваться и приниматься по интерфейсу Ethernet через Коммутатор 31 на Сервер управляющий 32, с которого осуществляется управление всей системой.
Для осуществления возможности мониторинга состояния различных систем в модулях предусмотрен системный менеджмент 30. Он позволяет отслеживать текущее состояние компонентов модуля (таких как датчики температуры 8, встроенные термосенсоры процессоров и т.д.) и менять их параметры. Собранная информация может передаваться и приниматься по интерфейсу Ethernet на управляющий сервер 32, с которого осуществляется управление системой.
Менеджмент 30 помощью интерфейса I2C соединяется со всеми необходимыми компонентами модуля. Также менеджер соединяется и другими интерфейсами с процессорной 28 и периферийной 27 платами. Перечень интерфейсов приведен ниже в таблице:
Во время работы системы осуществляется управление энергопотреблением.
Для этого в системе Эльбрус-8С есть система контроля температуры и частоты процессора. Эта система опрашивает восемь термосенсоров, входящих в состав процессоров 14, 16, 18, 20, собирает данные о температуре кристалла и на основании полученных данных корректирует частоту. Полученные данные о температуре и частоте можно получить несколькими способами: из внутренних регистров процессора, по отладочному интерфейсу JTAG 1 и 29 и по интерфейсу I2C (связи 14-26, 16-26, 18-26, 20-26, 26-29).
Управление энергопотреблением в ОС «Эьбрус» заключается в реализации поддержки термальной зоны и двух механизмов управления энергопотреблением: статического и динамического.
Поддержка термальной зоны состоит из программного обеспечения уровня ядра операционной системы, реализующего взаимодействие с датчиками температуры через шину I2C. В качестве датчиков температуры в используются микросхемы LM96163 8, позволяющие выполнять мониторинг встроенных в микропроцессоры термодиодов и выдавать сигнал alarm в случае превышения критического значения температуры, задаваемого путем записи этого значения в регистр LM96163. Наличие термальной зоны позволяет отследить ситуацию перегрева микропроцессора: по сигналу alarm операционная система может принять решение использовать пассивное или активное охлаждение. Пассивное охлаждение - отключение процессорных ядер, с точки зрения энергопотребления является оптимальным. Пассивное охлаждение реализуется с помощью статического механизма управления энергопотреблением.
Статический механизм основан на использовании алгоритмов логического включения-выключения процессорных ядер (механизм cpu hotplug), динамический - на использовании архитектурно независимой реализации подсистемы сна, заимствованной из ядра Linux-2.6.33 (подсистема cpuidle).
Статический механизм предназначен для решения задач принудительного снижения энергопотребления вычислительного комплекса, которое необходимо в следующих случаях:
- временный перевод вычислительного комплекса на резервный источник питания (аккумулятор, или дизельный генератор);
- перегрев микропроцессоров из-за тяжелых внешних температурных условий;
- экономия в случае явного отсутствия загруженности вычислительного комплекса задачами.
Само по себе логическое включение-выключение процессорных ядер не приводит к снижению потребляемой мощности, если в реализации микропроцессора не поддержана возможность реального отключения синхроимпульса или синхроимпульса и напряжения. В микропроцессорах аппаратно поддержана возможность отключения-включения синхроимпульса на процессорном ядре после логического выключения-включения. Это позволяет экономить до 30% потребляемой вычислительным комплексом мощности при использовании статического механизма.
Статический механизм предназначен для отключения процессорных ядер по команде оператора, и не предназначен для автоматического отслеживания периодов простоя вычислительного комплекса и управления энергосбережением в течение этих периодов. Для выполнения такого отслеживания и управления предназначен динамический механизм.
При использовании динамического механизма операционной системой «Эльбрус» выполняется отслеживание состоянии простоя (отсутствия задач) С0, в которых специальные алгоритмы принятия решений имеют возможность с помощью специального архитектурно-зависимого драйвера перевести процессорное ядро в одно из состояний сна, поддержанное в аппаратной реализации микропроцессора.
Динамический механизм позволяет экономить до 10% мощности потребляемой вычислительным комплексом.
Загрузка операционной системы по вычислительной сети.
Для реализации функции удаленного управления обеспечена возможность загрузки ОС по локальной вычислительной сети (ЛВС) Ethernet.
На Сервере Управляющем 32, подключенный к вычислительной сети ЛВС, расположены:
- образы корневых файловых систем клиентов, файлы и программы, обеспечивающие загрузку по сети;
- образы корневых файловых систем клиентов, файлы и программы, обеспечивающие загрузку по сети.
На вычислительный модуль, подключенный к сети, будет загружаться операционная система.
Для первоначальной настройки и диагностики функционирования бездискового клиента требуется наличие дополнительное подключение через UART.
Таким образом, система управления вычислительного узла в составе модульной вычислительной платформы «Эльбрус8» расширение функциональных возможностей за счет обеспечения возможности построения серверов различного назначения.
Claims (2)
1. Система управления вычислительного узла в составе модульной вычислительной платформы для построения серверов различного назначения, содержащая печатную плату, процессор, подключенный к оперативной памяти, контроллер периферийных интерфейсов, шины ввода-вывода, отличающаяся тем, что в ней в качестве контроллера периферийных интерфейсов используется многофункциональный контроллер КПИ-2 и введены пять элементов питания, температурный датчик, мультиплексор, расширительный модуль ввода/вывода, два монитора питания, светодиоды, находящиеся на первой многослойной печатной плате, три процессора, четыре узла ОЗУ, два мультиплексора, три элемента питания, находящиеся на второй многослойной печатной плате, процессорный модуль, находящийся на третьей многослойной печатной плате, коммутатор и сервер управляющий, двухсторонний вход выход которого соединен с вторым двухсторонним входом выходом коммутатора, первый двухсторонний вход выход которого соединен с седьмым двухсторонним входом выходом процессорного модуля, первый, второй, третий и четвертый двухсторонние входы выходы которого соединены соответственно, каждый отдельно, с одноименными двухсторонними входами выходами контроллера периферийных интерфейсов, пятый, шестой, седьмой и восьмой двухсторонние входы выходы которого соединены соответственно, каждый отдельно, с первым, вторым, третьим и четвертым двухсторонними входами выходами мультиплексора, пятый двухсторонний вход выход которого соединен с вторым двухсторонним входом выходом мультиплексора, первый двухсторонний вход выход которого соединен с объединенными двухсторонними входами выходами первого, второго, третьего и четвертого процессоров, двухсторонний вход выход мультиплексора соединен с пятым двухсторонним входом выходом процессорного модуля, шестой двухсторонний вход выход которого соединен с пятым двухсторонним входом выходом расширительного модуля ввода/вывода, четвертый двухсторонний вход выход которого соединен с двухсторонним входом выходом второго монитора питания, двухсторонний вход выход первого монитора питания соединен с двухсторонним входом выходом расширительного модуля ввода/вывода, третий двухсторонний вход выход которого соединен с двухсторонним входом выходом светодиодов, первый двухсторонний вход выход расширительного модуля ввода/вывода с девятым двухсторонним входом выходом контроллера периферийных интерфейсов, двухсторонний вход выход шины ввода/вывода соединен с пятым двухсторонним входом выходом контроллера периферийных интерфейсов, шестой двухсторонний вход выход которого соединен с двухсторонними входами выходами с первого по пятый элементов питания, двухсторонние входы выходы с первого по четвертый узлы ОЗУ соединены соответственно, каждый отдельно, с первого по четвертый двухсторонними входами выходами первого мультиплексора, пятый двухсторонний вход выход которого соединен с двухсторонним входом выходом контроллера периферийных интерфейсов, двухсторонний вход мультиплексора соединен с двухсторонними входами выходами шестого, седьмого и восьмого элементов питания.
2. Система управления вычислительного узла в составе модульной вычислительной платформы для построения серверов различного назначения по п. 1, отличающаяся тем, что многофункциональный контроллер периферийных интерфейсов КПИ-2 содержит контроллер физического уровня канала ввода-вывода (WLCC_PHY), контроллер канального уровня канала ввода-вывода (WLCC_DLL), коммутатор первого уровня, коммутатор второго уровня, первый составной контроллер, первый контроллер линка PCIe, второй контроллер линка PCIe, первый 4-х портовый контроллер интерфейса USB, второй 4-х портовый контроллер интерфейса USB, второй составной контроллер, контроллер двух устройств интерфейса IDE, третий составной контроллер, контроллер управления питанием и энергосбережением, контроллер интерфейса PCI, звуковой контроллер интерфейса HDA, первый 4-портовый контроллер интерфейса SATA 3.0, второй 4-портовый контроллер интерфейса SATA 3.0, первый контроллер интерфейса Ethernet, второй контроллер интерфейса Ethernet, третий контроллер интерфейса Ethernet и блок управления сигналами тактовой синхронизации, выход которого соединен с объединенными входами синхронизации всех блоков устройства, выход которого соединен с выходом контроллера физического уровня канала ввода-вывода, двухсторонний вход выход которого соединен с первым двухсторонним входом выходом контроллера канального уровня канала ввода-вывода, второй двухсторонний вход выход которого соединен с первым двухсторонним входом выходом коммутатора первого уровня, второй двухсторонний вход выход которого соединен с первым двухсторонним входом выходом первого составного контроллера, третий двухсторонний вход выход коммутатора первого уровня соединен с первым двухсторонним входом выходом первого контроллера линка PCIe, четвертый двухсторонний вход выход коммутатора первого уровня соединен с первым двухсторонним входом выходом второго контроллера линка PCIe, пятый двухсторонний вход выход коммутатора первого уровня соединен с первым двухсторонним входом выходом звукового контроллера интерфейса HDA, шестой двухсторонний вход выход коммутатора первого уровня соединен с первым двухсторонним входом выходом первого 4-х портового контроллера интерфейса SATA 3.0, седьмой двухсторонний вход выход коммутатора первого уровня соединен с первым двухсторонним входом выходом второго 4-х портового контроллера интерфейса SATA 3.0, восьмой двухсторонний вход выход коммутатора первого уровня соединен с первым двухсторонним входом выходом коммутатора второго уровня, второй двухсторонний вход выход которого соединен с первым двухсторонним входом выходом первого 4-х портового контроллера интерфейса USB, третий двухсторонний вход выход коммутатора второго уровня соединен с первым двухсторонним входом выходом второго 4-х портового контроллера интерфейса USB, четвертый двухсторонний вход выход коммутатора второго уровня соединен с первым двухсторонним входом выходом второго составного контроллера, пятый двухсторонний вход выход коммутатора второго уровня соединен с первым двухсторонним входом выходом первого контроллера интерфейса Ethernet, шестой двухсторонний вход выход коммутатора второго уровня соединен с первым двухсторонним входом выходом второго контроллера интерфейса Ethernet, седьмой двухсторонний вход выход коммутатора второго уровня соединен с первым двухсторонним входом выходом третьего контроллера интерфейса Ethernet, восьмой двухсторонний вход выход коммутатора второго уровня соединен с первым двухсторонним входом выходом контроллера двух устройств интерфейса IDE, девятый двухсторонний вход выход коммутатора второго уровня соединен с первым двухсторонним входом выходом третьего составного контроллера, десятый двухсторонний вход выход коммутатора второго уровня соединен с первым двухсторонним входом выходом контроллера управления питанием и энергосбережением, одиннадцатый двухсторонний вход выход коммутатора второго уровня соединен с первым двухсторонним входом выходом, контроллер интерфейса PCI, вторые двухсторонние входы выходы контроллера двух устройств интерфейса IDE, третьего составного контроллера, контроллера управления питанием и энергосбережением, контроллера интерфейса PCI, звукового контроллера интерфейса HDA, первого контроллера интерфейса Ethernet, второго контроллера интерфейса Ethernet и третьего контроллера интерфейса Ethernet соединены с соответствующими двухсторонними входами выходами устройства, вторые и третьи двухсторонние входы выходы первого составного контроллера, первого контроллера линка PCIe и второго составного контроллера соединены с соответствующими двухсторонними входами выходами устройства, с второго по пятый двухсторонние входы выходы второго контроллера линка PCIe, первого 4-х портового контроллера интерфейса USB, второго 4-х портового контроллера интерфейса USB, первого 4-х портового контроллера интерфейса SATA 3.0, второго 4-х портового контроллера интерфейса SATA 3.0 соединены с соответствующими двухсторонними входами выходами устройства, причем соединение между двухсторонними входами выходами коммутатора первого уровня и контроллера канального уровня канала ввода-вывода, коммутатора второго уровня, первого составного контроллера, первого контроллера линка PCIe, второго контроллера линка PCIe, звукового контроллера интерфейса HDA, первого 4-х портового контроллера интерфейса SATA 3.0, второго 4-х портового контроллера интерфейса SATA 3.0 осуществляется интерфейсом типа «Slink», причем соединение между двухсторонними входами выходами коммутатора второго уровня и первого 4-х портового контроллера интерфейса USB, второго 4-х портового контроллера интерфейса USB, второго составного контроллера, контроллера двух устройств интерфейса IDE, третьего составного контроллера, контроллера управления питанием и энергосбережением, контроллера интерфейса PCI, первого контроллера интерфейса Ethernet, второго контроллера интерфейса Ethernet и третьего контроллера интерфейса Ethernet осуществляется интерфейсом типа «IOlink».
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| RU2018146894A RU2695491C1 (ru) | 2018-12-27 | 2018-12-27 | Система управления вычислительного узла в составе модульной вычислительной платформы "Эльбрус8" для построения серверов различного назначения |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| RU2018146894A RU2695491C1 (ru) | 2018-12-27 | 2018-12-27 | Система управления вычислительного узла в составе модульной вычислительной платформы "Эльбрус8" для построения серверов различного назначения |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| RU2695491C1 true RU2695491C1 (ru) | 2019-07-23 |
Family
ID=67512184
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| RU2018146894A RU2695491C1 (ru) | 2018-12-27 | 2018-12-27 | Система управления вычислительного узла в составе модульной вычислительной платформы "Эльбрус8" для построения серверов различного назначения |
Country Status (1)
| Country | Link |
|---|---|
| RU (1) | RU2695491C1 (ru) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| RU211039U1 (ru) * | 2021-07-01 | 2022-05-18 | Общество С Ограниченной Ответственностью "Эмзиор" | Серверная платформа, выполненная с возможностью обнаружения подключения/отключения сетевых карт и/или твердотельных накопителей и реализованная с функциями network appliance |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP2031518A2 (en) * | 2000-10-26 | 2009-03-04 | Cypress Semiconductor Corporation | Circuit |
| WO2009086485A1 (en) * | 2007-12-28 | 2009-07-09 | Server Technology, Inc. | Power distribution, management, and monitoring systems and methods |
| US7761687B2 (en) * | 2007-06-26 | 2010-07-20 | International Business Machines Corporation | Ultrascalable petaflop parallel supercomputer |
| US20140095757A1 (en) * | 2000-10-26 | 2014-04-03 | Cypress Semiconductor Corporation | Microcontroller programmable system on a chip with programmable interconnect |
| RU151425U1 (ru) * | 2014-09-26 | 2015-04-10 | Российская Федерация в лице Министерства промышленности и торговли Российской Федерации | Вычислительный модуль многопроцессорной крейтовой системы и многопроцессорная система из этих модулей |
| RU2632400C1 (ru) * | 2016-05-20 | 2017-10-04 | Федеральное государственное унитарное предприятие "18 Центральный научно-исследовательский институт" Министерства обороны Российской Федерации | Вычислительный кластер с погружной системой охлаждения |
-
2018
- 2018-12-27 RU RU2018146894A patent/RU2695491C1/ru active
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP2031518A2 (en) * | 2000-10-26 | 2009-03-04 | Cypress Semiconductor Corporation | Circuit |
| US20140095757A1 (en) * | 2000-10-26 | 2014-04-03 | Cypress Semiconductor Corporation | Microcontroller programmable system on a chip with programmable interconnect |
| US7761687B2 (en) * | 2007-06-26 | 2010-07-20 | International Business Machines Corporation | Ultrascalable petaflop parallel supercomputer |
| WO2009086485A1 (en) * | 2007-12-28 | 2009-07-09 | Server Technology, Inc. | Power distribution, management, and monitoring systems and methods |
| RU151425U1 (ru) * | 2014-09-26 | 2015-04-10 | Российская Федерация в лице Министерства промышленности и торговли Российской Федерации | Вычислительный модуль многопроцессорной крейтовой системы и многопроцессорная система из этих модулей |
| RU2632400C1 (ru) * | 2016-05-20 | 2017-10-04 | Федеральное государственное унитарное предприятие "18 Центральный научно-исследовательский институт" Министерства обороны Российской Федерации | Вычислительный кластер с погружной системой охлаждения |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| RU211039U1 (ru) * | 2021-07-01 | 2022-05-18 | Общество С Ограниченной Ответственностью "Эмзиор" | Серверная платформа, выполненная с возможностью обнаружения подключения/отключения сетевых карт и/или твердотельных накопителей и реализованная с функциями network appliance |
| RU212474U1 (ru) * | 2021-10-14 | 2022-07-25 | Акционерное общество "МЦСТ" | Панель на базе двух шестнадцатиядерных микропроцессоров с микроархитектурой Эльбрус шестого поколения |
| RU216237U1 (ru) * | 2022-07-06 | 2023-01-24 | Акционерное общество "МЦСТ" | Вычислительная панель на базе восьмиядерного микропроцессора с микроархитектурой Эльбрус пятого поколения |
| RU216250U1 (ru) * | 2022-09-20 | 2023-01-24 | Акционерное общество "МЦСТ" | Вычислительная панель на базе четырех шестнадцатиядерных микропроцессоров с микроархитектурой Эльбрус шестого поколения |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20170115712A1 (en) | Server on a Chip and Node Cards Comprising One or More of Same | |
| US11907148B2 (en) | OCP adapter card and computer device | |
| US9965442B2 (en) | Node card management in a modular and large scalable server system | |
| CN207367115U (zh) | 一种基于飞腾处理器的服务器主板及服务器 | |
| US8140871B2 (en) | Wake on Lan for blade server | |
| JP4426976B2 (ja) | マルチプロセッサ・コンピュータ・システムの計算コンポーネント内の電力を管理する方法およびコンピュータ・プログラム | |
| US8954784B2 (en) | Reduced power failover | |
| US20140351470A1 (en) | Methods and systems for an interposer board | |
| US20130311804A1 (en) | Master slave qpi protocol for coordinated idle power management in glueless and clustered systems | |
| CN104035831A (zh) | 一种高端容错计算机管理系统及方法 | |
| CN106155231A (zh) | 一种存储服务器 | |
| US20120134085A1 (en) | Server integrating system | |
| CN111367392B (zh) | 一种动态电源管理系统 | |
| CN115757236A (zh) | 一种存储扩展池化设备及系统 | |
| US10852792B2 (en) | System and method for recovery of sideband interfaces for controllers | |
| CN110851337A (zh) | 适用于vpx架构的高带宽多通道的多dsp计算刀片装置 | |
| CN202443354U (zh) | 多节点无线缆模块化计算机 | |
| RU2695491C1 (ru) | Система управления вычислительного узла в составе модульной вычислительной платформы "Эльбрус8" для построения серверов различного назначения | |
| CN214704623U (zh) | 基于国产mcu的bmc装置及系统 | |
| US10719310B1 (en) | Systems and methods for reducing keyboard, video, and mouse (KVM) downtime during firmware update or failover events in a chassis with redundant enclosure controllers (ECs) | |
| US11966350B2 (en) | Configurable storage server with multiple sockets | |
| CN109976478B (zh) | 多cpu散热控制系统和散热控制方法 | |
| CN113608607B (zh) | 多节点服务器控制方法和多节点服务器 | |
| CN214042304U (zh) | 一种基于服务器的bios芯片远程在线更新的主板线路 | |
| US10409940B1 (en) | System and method to proxy networking statistics for FPGA cards |