RU2673003C1 - Буферный усилитель с дифференцирующей цепью коррекции переходного процесса - Google Patents
Буферный усилитель с дифференцирующей цепью коррекции переходного процесса Download PDFInfo
- Publication number
- RU2673003C1 RU2673003C1 RU2018107845A RU2018107845A RU2673003C1 RU 2673003 C1 RU2673003 C1 RU 2673003C1 RU 2018107845 A RU2018107845 A RU 2018107845A RU 2018107845 A RU2018107845 A RU 2018107845A RU 2673003 C1 RU2673003 C1 RU 2673003C1
- Authority
- RU
- Russia
- Prior art keywords
- transistor
- input
- additional
- output
- emitter
- Prior art date
Links
- 238000012937 correction Methods 0.000 title claims abstract description 17
- 238000000034 method Methods 0.000 title description 2
- 230000007704 transition Effects 0.000 title 1
- 239000003990 capacitor Substances 0.000 claims abstract description 17
- 230000001052 transient effect Effects 0.000 claims abstract description 8
- 230000003068 static effect Effects 0.000 claims description 13
- 230000000694 effects Effects 0.000 abstract description 3
- 238000004870 electrical engineering Methods 0.000 abstract 1
- 239000000126 substance Substances 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 3
- 230000007423 decrease Effects 0.000 description 2
- 238000013459 approach Methods 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 238000005094 computer simulation Methods 0.000 description 1
- 229910003460 diamond Inorganic materials 0.000 description 1
- 239000010432 diamond Substances 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/26—Push-pull amplifiers; Phase-splitters therefor
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
Abstract
Изобретение относится к буферным усилителям с дифференцирующей цепью коррекции переходного процесса. Технический результат заключается в повышении максимальной скорости нарастания выходного напряжения и уменьшении времени установления переходного процесса в БУ. В усилитель введены первый и второй дополнительные транзисторы разного типа проводимости, база первого дополнительного транзистора соединена с эмиттером первого входного транзистора, коллектор первого дополнительного транзистора соединен со входом второго инвертирующего усилителя тока, эмиттер первого дополнительного транзистора связан с первой шиной источника питания через первый дополнительный токостабилизирующий двухполюсник, база второго дополнительного транзистора связана с эмиттером второго входного транзистора, коллектор второго дополнительного транзистора соединен со входом первого инвертирующего усилителя тока, эмиттер второго дополнительного транзистора связан со второй шиной источника питания через второй дополнительный токостабилизирующий двухполюсник, между эмиттерами первого и второго дополнительных транзисторов включены последовательно соединённые первый и второй корректирующие конденсаторы, причем выход устройства связан с объединёнными выводами первого и второго корректирующих конденсаторов. 1 з.п. ф-лы, 4 ил.
Description
Изобретение относится к области радиотехники и связи и может быть использовано в качестве выходного каскада для усиления быстроизменяющихся аналоговых сигналов по мощности (буферного усилителя), в структуре аналоговых микросхем различного функционального назначения, например, операционных усилителях (ОУ).
Одним из классических вариантов построения буферных усилителей (БУ) являются схемы так называемых «бриллиантовых» составных транзисторов, которые стали основой современных аналоговых микросхем [1-23].
Ближайшим прототипом заявляемого устройства является БУ, представленный в патенте США № 5.512.859, fig 3. (эта архитектура БУ присутствует в большем числе других патентов [2-23]). Он содержит первый 1 и второй 2 входные транзисторы разного типа проводимости, объединенные базы которых подключены ко входу устройства 3, первый 4 и второй 5 выходные транзисторы разного типа проводимости, объединенные эмиттеры которых соединены с выходом устройства 6, первая 7 цепь управления статическим режимом первого 1 входного транзистора, согласованная с первой 8 шиной источника питания, связанная с эмиттером первого 1 входного транзистора и базой второго 5 выходного транзистора, вторая 9 цепь управления статическим режимом второго 2 входного транзистора, согласованная со второй 10 шиной источника питания, связанная с эмиттером второго 2 входного транзистора и базой первого 4 выходного транзистора, первая 11 паразитная емкость, связанная с базой второго 5 выходного транзистора, вторая 12 паразитная емкость, связанная с базой первого 4 выходного транзистора, причем коллекторы первого 4 выходного и первого 1 входного транзисторов связаны со второй 10 шиной источника питания, а коллекторы второго 2 входного и второго 5 выходного транзисторов связаны с первой 8 шиной источника питания.
Существенный недостаток известного буферного усилителя состоит в том, что он имеет малую скорость нарастания выходного напряжения ( 
), которая обусловлена наличием паразитных емкостей в базовой цепи первого 4 и второго 5 выходных транзисторов. Как следствие, из-за нелинейных режимов работы входных транзисторов 1 и 2 при большом импульсном входном сигнале время установления переходного процесса в известном БУ имеет сравнительно большие значения. Для многих быстродействующих применений – это недопустимо.
Основная задача предлагаемого изобретения состоит в повышении максимальной скорости нарастания выходного напряжения и уменьшении времени установления переходного процесса в БУ при больших импульсных входных сигналах (соизмеренных с напряжением питания).
Поставленная задача достигается тем, что в буферном усилителе фиг. 1, содержащем первый 1 и второй 2 входные транзисторы разного типа проводимости, объединенные базы которых подключены ко входу устройства 3, первый 4 и второй 5 выходные транзисторы разного типа проводимости, объединенные эмиттеры которых соединены с выходом устройства 6, первая 7 цепь управления статическим режимом первого 1 входного транзистора, согласованная с первой 8 шиной источника питания, связанная с эмиттером первого 1 входного транзистора и базой второго 5 выходного транзистора, вторая 9 цепь управления статическим режимом второго 2 входного транзистора, согласованная со второй 10 шиной источника питания, связанная с эмиттером второго 2 входного транзистора и базой первого 4 выходного транзистора, первая 11 паразитная емкость, связанная с базой второго 5 выходного транзистора, вторая 12 паразитная емкость, связанная с базой первого 4 выходного транзистора, причем коллекторы первого 4 выходного и первого 1 входного транзисторов связаны со второй 10 шиной источника питания, а коллекторы второго 2 входного и второго 5 выходного транзисторов связаны с первой 8 шиной источника питания, предусмотрены новые элементы и связи – в качестве первой 7 и второй 9 цепей управления статическим режимом первого 1 и второго 2 входных транзисторов соответственно применяются инвертирующие усилители тока, причем в схему введены первый 13 и второй 14 дополнительные транзисторы разного типа проводимости, база первого 13 дополнительного транзистора соединена с эмиттером первого 1 входного транзистора, коллектор первого 13 дополнительного транзистора соединен со входом второго 9 инвертирующего усилителя тока, эмиттер первого 13 дополнительного транзистора связан с первой 8 шиной источника питания через первый 15 дополнительный токостабилизирующий двухполюсник, база второго 14 дополнительного транзистора связана с эмиттером второго 2 входного транзистора, коллектор второго 14 дополнительного транзистора соединен со входом первого 7 инвертирующего усилителя тока, эмиттер второго 14 дополнительного транзистора связан со второй 10 шиной источника питания через второй 16 дополнительный токостабилизирующий двухполюсник, между эмиттерами первого 13 и второго 14 дополнительных транзисторов включены последовательно соединённые первый 17 и второй 18 корректирующие конденсаторы, причем выход устройства 6 связан с объединёнными выводами первого 16 и второго 18 корректирующих конденсатора.
На чертеже фиг. 1 представлена схема БУ-прототипа, а на чертеже фиг. 2 – схема заявляемого устройства в соответствии с п.1 формулы изобретения.
На чертеже фиг. 3 показана схема заявляемого устройства фиг. 2 в соответствии с п.2 формулы изобретения.
На чертеже фиг. 4 показаны переходные процессы в заявляемом БУ фиг. 2 при разных значениях ёмкости первого 17 и второго 18 корректирующих конденсаторов С17=С18=0;1;5;10;50 пФ.
Буферный усилитель с дифференцирующей цепью коррекции переходного процесса фиг. 2 содержит первый 1 и второй 2 входные транзисторы разного типа проводимости, объединенные базы которых подключены ко входу устройства 3, первый 4 и второй 5 выходные транзисторы разного типа проводимости, объединенные эмиттеры которых соединены с выходом устройства 6, первая 7 цепь управления статическим режимом первого 1 входного транзистора, согласованная с первой 8 шиной источника питания, связанная с эмиттером первого 1 входного транзистора и базой второго 5 выходного транзистора, вторая 9 цепь управления статическим режимом второго 2 входного транзистора, согласованная со второй 10 шиной источника питания, связанная с эмиттером второго 2 входного транзистора и базой первого 4 выходного транзистора, первая 11 паразитная емкость, связанная с базой второго 5 выходного транзистора, вторая 12 паразитная емкость, связанная с базой первого 4 выходного транзистора, причем коллекторы первого 4 выходного и первого 1 входного транзисторов связаны со второй 10 шиной источника питания, а коллекторы второго 2 входного и второго 5 выходного транзисторов связаны с первой 8 шиной источника питания. В качестве первой 7 и второй 9 цепей управления статическим режимом первого 1 и второго 2 входных транзисторов соответственно применяются инвертирующие усилители тока, причем в схему введены первый 13 и второй 14 дополнительные транзисторы разного типа проводимости, база первого 13 дополнительного транзистора соединена с эмиттером первого 1 входного транзистора, коллектор первого 13 дополнительного транзистора соединен со входом второго 9 инвертирующего усилителя тока, эмиттер первого 13 дополнительного транзистора связан с первой 8 шиной источника питания через первый 15 дополнительный токостабилизирующий двухполюсник, база второго 14 дополнительного транзистора связана с эмиттером второго 2 входного транзистора, коллектор второго 14 дополнительного транзистора соединен со входом первого 7 инвертирующего усилителя тока, эмиттер второго 14 дополнительного транзистора связан со второй 10 шиной источника питания через второй 16 дополнительный токостабилизирующий двухполюсник, между эмиттерами первого 13 и второго 14 дополнительных транзисторов включены последовательно соединённые первый 17 и второй 18 корректирующие конденсаторы, причем выход устройства 6 связан с объединёнными выводами первого 16 и второго 18 корректирующих конденсатора. Нагрузка БУ 19 подключена к выходу устройства 6.
На чертеже фиг. 3, в соответствии с п. 2 формулы изобретения, выход устройства 6 связан с объединенными выводами первого 17 и второго 18 корректирующих конденсаторов через дополнительный буферный усилитель 20.
Рассмотрим работу заявляемого БУ фиг. 2. Статический режим схемы фиг. 2 устанавливается первым 15 и вторым 16 дополнительными токостабилизирующими двухполюсниками. При коэффициенте передачи по току Ki≈1 первого 7 и второго 9 инвертирующих усилителей тока статические эмиттерные токи первого 1 ( 
) и второго 2 ( 
) входных транзисторов будут определяться формулами
При малых входных импульсных сигналах все элементы схемы БУ работают в линейном режиме, и как следствие, БУ имеет максимально возможное быстродействие. В этом режиме переменная составляющая напряжений на первом 17 и втором 18 корректирующих конденсаторах будет близка к нулю, так как приращение напряжений на эмиттере первого 13 (второго 14) дополнительного транзистора и выходе устройства 6 идентично. Поэтому эти конденсаторы не влияют на работу схемы в режиме малого сигнала.
При большом положительном импульсном входном сигнале (соизмеримом с напряжением питания) второй 2 входной транзистор запирается по цепи базы, и поэтому медленный заряд второй 12 паразитной емкости обеспечивается выходным током второго 9 инвертирующего усилителя. В этом режиме образуется большая разность напряжений между входом 3 и выходом 6 устройства, которая дифференцируется первым 17 корректирующим конденсатором. В результате через первый 17 корректирующий конденсатор формируется большой импульс тока, который передается через первый 13 дополнительный транзистор на вход второго 9 инвертирующего усилителя в эмиттерной цепи второго 2 входного транзистора, а затем – в цепь базы первого 4 выходного транзистора. Как следствие скорость перезаряда второй 12 паразитной емкости существенно возрастает, что способствует быстрому увеличению напряжения на базе первого 4 выходного транзистора и, как следствие, выходного напряжения БУ.
По мере приближения уровня выходного напряжения uвых к уровню входного напряжения БУ uвх, приращение напряжения на первом 17 корректирующем конденсаторе, и следовательно, ток через первый 17 корректирующий конденсатор уменьшаются. В конечном итоге схема БУ входит в линейный режим, когда ток заряда второй 12 паразитной емкости уменьшается до уровня тока I15 первого 15 дополнительного токостабилизирующего двухполюсника.
Компьютерное моделирование показывает, что в сравнении с прототипом динамические параметры предлагаемого БУ существенно улучшаются. Так, для переднего фронта скорость нарастания выходного напряжения увеличивается более чем в 110 раз, а для заднего фронта – более чем в 120 раз.
Замечательной особенностью схемы фиг. 3 является слабое влияние первого 13 и второго 14 дополнительных транзисторов на входной ток БУ, его входное сопротивление Rвх и входную емкость.
В соответствии с п. 2 формулы изобретения в схему фиг. 3 введен дополнительный буферный усилитель 20. Это позволяет уменьшить влияние сопротивления нагрузки 19 на параметры переходного процесса. В качестве дополнительного буферного усилителя 20 могут использоваться классические эмиттерные повторители.
Таким образом, заявляемое устройство обладает более высоким быстродействием в режиме большого сигнала.
БИБЛИОГРАФИЧЕСКИЙ СПИСОК
1. Патент США № № 5.512.859 fig.3 (прототип)
2. Патент США № 6.268.769 fig.3
3. Патент США № 6.420.933
4. Патент США № 5.223.122
5. Патентная заявка США № 2004/0196101
6. Патентная заявка США № 2005/0264358 fig.1
7. Патентная заявка США № 2002/0175759
8. Патент США № 5.049.653 fig.8
9. Патент США № 4.837.523
10. Патент США № 5.179.355
11. Патент Японии JP 10.163.763
12. Патент Японии JP 10.270.954
13. Патент США № 5.170.134 fig.6
14. Патент США № 4.540.950
15. Патент США № 4.424.493
16. Патент Японии JP 6310950
17. Патент США № 5.378.938
18. Патент США № 4.827.223
19. Патент США № 6.160.451
20. Патент США № 4.639.685
21. А.св. СССР 1506512
22. Патент США № 5.399.991
23. Патент США № 6.542.032
Claims (2)
1. Буферный усилитель с дифференцирующей цепью коррекции переходного процесса, содержащий первый (1) и второй (2) входные транзисторы разного типа проводимости, объединенные базы которых подключены ко входу устройства (3), первый (4) и второй (5) выходные транзисторы разного типа проводимости, объединенные эмиттеры которых соединены с выходом устройства (6), первая (7) цепь управления статическим режимом первого (1) входного транзистора, согласованная с первой (8) шиной источника питания, связанная с эмиттером первого (1) входного транзистора и базой второго (5) выходного транзистора, вторая (9) цепь управления статическим режимом второго (2) входного транзистора, согласованная со второй (10) шиной источника питания, связанная с эмиттером второго (2) входного транзистора и базой первого (4) выходного транзистора, первая (11) паразитная емкость, связанная с базой второго (5) выходного транзистора, вторая (12) паразитная емкость, связанная с базой первого (4) выходного транзистора, причем коллекторы первого (4) выходного и первого (1) входного транзисторов связаны со второй (10) шиной источника питания, а коллекторы второго (2) входного и второго (5) выходного транзисторов связаны с первой (8) шиной источника питания, отличающийся тем, что в качестве первой (7) и второй (9) цепей управления статическим режимом первого (1) и второго (2) входных транзисторов соответственно применяются инвертирующие усилители тока, причем в схему введены первый (13) и второй (14) дополнительные транзисторы разного типа проводимости, база первого (13) дополнительного транзистора соединена с эмиттером первого (1) входного транзистора, коллектор первого (13) дополнительного транзистора соединен со входом второго (9) инвертирующего усилителя тока, эмиттер первого (13) дополнительного транзистора связан с первой (8) шиной источника питания через первый (15) дополнительный токостабилизирующий двухполюсник, база второго (14) дополнительного транзистора связана с эмиттером второго (2) входного транзистора, коллектор второго (14) дополнительного транзистора соединен со входом первого (7) инвертирующего усилителя тока, эмиттер второго (14) дополнительного транзистора связан со второй (10) шиной источника питания через второй (16) дополнительный токостабилизирующий двухполюсник, между эмиттерами первого (13) и второго (14) дополнительных транзисторов включены последовательно соединённые первый (17) и второй (18) корректирующие конденсаторы, причем выход устройства (6) связан с объединёнными выводами первого (16) и второго (18) корректирующих конденсаторов.
2. Буферный усилитель с дифференцирующей цепью коррекции переходного процесса по п.1, отличающийся тем, что выход устройства (6) связан с объединенными выводами первого (17) и второго (18) корректирующих конденсаторов через дополнительный буферный усилитель (20).
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| RU2018107845A RU2673003C1 (ru) | 2018-03-05 | 2018-03-05 | Буферный усилитель с дифференцирующей цепью коррекции переходного процесса |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| RU2018107845A RU2673003C1 (ru) | 2018-03-05 | 2018-03-05 | Буферный усилитель с дифференцирующей цепью коррекции переходного процесса |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| RU2673003C1 true RU2673003C1 (ru) | 2018-11-21 |
Family
ID=64556417
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| RU2018107845A RU2673003C1 (ru) | 2018-03-05 | 2018-03-05 | Буферный усилитель с дифференцирующей цепью коррекции переходного процесса |
Country Status (1)
| Country | Link |
|---|---|
| RU (1) | RU2673003C1 (ru) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| RU2791274C1 (ru) * | 2022-12-16 | 2023-03-07 | федеральное государственное бюджетное образовательное учреждение высшего образования "Донской государственный технический университет" (ДГТУ) | Быстродействующий операционный усилитель с мостовым входным дифференциальным каскадом |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| SU1356196A1 (ru) * | 1986-07-14 | 1987-11-30 | Московский Инженерно-Физический Институт | Операционный усилитель |
| US5512859A (en) * | 1994-11-16 | 1996-04-30 | National Semiconductor Corporation | Amplifier stage having compensation for NPN, PNP beta mismatch and improved slew rate |
| RU2368066C1 (ru) * | 2008-02-01 | 2009-09-20 | Государственное образовательное учреждение высшего профессионального образования "Южно-Российский государственный университет экономики и сервиса" (ГОУВПО "ЮРГУЭС") | Каскодный дифференциальный усилитель |
| RU2488955C1 (ru) * | 2012-07-27 | 2013-07-27 | Федеральное государственное бюджетное образовательное учреждение высшего профессионального образования "Южно-Российский государственный университет экономики и сервиса" (ФГБОУ ВПО "ЮРГУЭС") | Избирательный усилитель на основе неинвертирующего усилителя тока |
-
2018
- 2018-03-05 RU RU2018107845A patent/RU2673003C1/ru active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| SU1356196A1 (ru) * | 1986-07-14 | 1987-11-30 | Московский Инженерно-Физический Институт | Операционный усилитель |
| US5512859A (en) * | 1994-11-16 | 1996-04-30 | National Semiconductor Corporation | Amplifier stage having compensation for NPN, PNP beta mismatch and improved slew rate |
| RU2368066C1 (ru) * | 2008-02-01 | 2009-09-20 | Государственное образовательное учреждение высшего профессионального образования "Южно-Российский государственный университет экономики и сервиса" (ГОУВПО "ЮРГУЭС") | Каскодный дифференциальный усилитель |
| RU2488955C1 (ru) * | 2012-07-27 | 2013-07-27 | Федеральное государственное бюджетное образовательное учреждение высшего профессионального образования "Южно-Российский государственный университет экономики и сервиса" (ФГБОУ ВПО "ЮРГУЭС") | Избирательный усилитель на основе неинвертирующего усилителя тока |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| RU2791274C1 (ru) * | 2022-12-16 | 2023-03-07 | федеральное государственное бюджетное образовательное учреждение высшего образования "Донской государственный технический университет" (ДГТУ) | Быстродействующий операционный усилитель с мостовым входным дифференциальным каскадом |
| RU2797168C1 (ru) * | 2023-02-22 | 2023-05-31 | федеральное государственное бюджетное образовательное учреждение высшего образования "Донской государственный технический университет" (ДГТУ) | Быстродействующий операционный усилитель с дифференцирующими цепями коррекции в мостовом входном дифференциальном каскаде |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN104702289A (zh) | 逐次逼近型模数转换器及其比较器输入管的电容补偿电路 | |
| RU2365969C1 (ru) | Токовое зеркало | |
| CN109194330B (zh) | 缓冲电路及缓冲器 | |
| CN104426523A (zh) | 具有减小的抖动的波形转换电路 | |
| CN105897196A (zh) | 一种前馈补偿推挽式运算放大器 | |
| US20160349783A1 (en) | Bandgap Voltage Reference | |
| US9755588B2 (en) | Signal output circuit | |
| RU2673003C1 (ru) | Буферный усилитель с дифференцирующей цепью коррекции переходного процесса | |
| RU2626667C1 (ru) | Многоканальный быстродействующий операционный усилитель | |
| RU2536672C1 (ru) | Составной транзистор с малой выходной емкостью | |
| RU2523947C1 (ru) | Выходной каскад усилителя мощности на основе комплементарных транзисторов | |
| US2941154A (en) | Parallel transistor amplifiers | |
| RU2674885C1 (ru) | Быстродействующий буферный усилитель | |
| RU2683249C1 (ru) | Компенсационный стабилизатор напряжения | |
| RU2668985C1 (ru) | Быстродействующий буферный усилитель | |
| RU2441316C1 (ru) | Дифференциальный усилитель с малым напряжением питания | |
| RU2439780C1 (ru) | Каскодный дифференциальный усилитель | |
| CN104410421A (zh) | 采样电路电容补偿装置和方法 | |
| CN113131884A (zh) | 一种运算放大器以及提高其测试速度的控制电路和方法 | |
| RU2396698C1 (ru) | Дифференциальный усилитель | |
| RU2433523C1 (ru) | Прецизионный дифференциальный операционный усилитель | |
| Jerabek et al. | Electronically controllable square/triangular wave generator with current-controlled differential difference current conveyors | |
| RU2432666C1 (ru) | Дифференциальный операционный усилитель с малым напряжением питания | |
| CN103633948A (zh) | 一种用于补偿非线性电容以尽量减小谐波失真的电路 | |
| RU2688227C1 (ru) | Быстродействующий дифференциальный операционный усилитель |