RU2665266C1

RU2665266C1 - Device for modeling of phase rotation device in energy systems

Info

Publication number: RU2665266C1
Application number: RU2017121240A
Authority: RU
Inventors: Сергей Александрович Ставицкий; Александр Сергеевич Гусев; Юрий Сергеевич Боровиков; Алмаз Омурзакович Сулайманов; Михаил Владимирович Андреев; Николай Юрьевич Рубан; Руслан Александрович Уфа; Алексей Александрович Суворов; Игорь Андреевич Разживин; Юлий Дмитриевич Бай
Priority date: 2017-06-16
Filing date: 2017-06-16
Publication date: 2018-08-28

Abstract

FIELD: data processing.SUBSTANCE: invention relates to the field of data processing, namely to modeling devices, and can be used in modeling the phase-rotation device and its structural elements in the energy system. Device comprises a central processing unit, a switching processor, an analog-to-digital conversion processor, a multi-channel analog-to-digital conversion unit, blocks of modeling the longitudinal-cross switching, shunt transformer simulation unit, a serial transformer simulation unit, reactor simulation units, and a thyristor switch simulation unit.EFFECT: providing real-time playback of the functioning of the phase-rotation device and its structural elements in normal, emergency and post-emergency modes.1 cl, 5 dwg

Description

Изобретение относится к области обработки данных, а именно к моделирующим устройствам и может быть использовано при моделировании фазоповоротного устройства и его конструктивных элементов в составе энергетических систем.The invention relates to the field of data processing, namely to modeling devices and can be used to model a phase-shifting device and its structural elements in energy systems.

Известно устройство для моделирования фазоповоротного устройства [М.Г. Асташев, М.А. Новиков, Д.И. Панфилов, П.А. Рашитов, М.И. Федорова Упрощенная аналитическая модель для исследования неполнофазных режимов работы фазоповоротного устройства с тиристорным коммутатором // Известия Российской академии наук. Энергетика. - 2014. - №1. - С. 91-104], выбранное в качестве прототипа, которое содержит блок моделирования трехфазного сериесного трансформатора, вторичные обмотки которого выполнены со средним выводом и вставлены в рассечку фаз высоковольтной линии электропередачи, а первичные обмотки соединены по схеме треугольник, узлы соединения обмоток которого подключены к высоковольтным выводам блока моделирования трехфазного высоковольтного коммутатора. Низковольтные выводы всех фаз блока моделирования коммутатора соединены по схеме звезда. Входные выводы каждой фазы блока моделирования коммутатора подключены к вторичной обмотке соответствующей фазы блока моделирования трехфазного шунтового трансформатора, первичные обмотки которого высоковольтными выводами подключены к средним выводам вторичных обмоток блока моделирования сериесного трансформатора, а низковольтными выводами соединены по схеме звезда и заземлены. Вторичная обмотка каждой фазы блока моделирования шунтового трансформатора выполнена в виде четырех гальванически развязанных секций. Каждая фаза блока моделирования трехфазного высоковольтного коммутатора выполнена в виде четырех последовательно соединенных тиристорных мостов с двунаправленными высоковольтными тиристорами в каждом плече. Входы тиристорных мостов каждой фазы блока моделирования высоковольтного коммутатора подключены к выводам одноименных секций вторичной обмотки соответствующей фазы блока моделирования шунтового трансформатора. Высоковольтные выводы последовательностей тиристорных мостов каждой фазы блока моделирования трехфазного коммутатора подключены к узлам соединения двух других фаз схемы треугольника, выполненной из первичных обмоток блока моделирования сериесного трансформатора. Все четыре секции вторичной обмотки каждой фазы блока моделирования шунтового трансформатора имеют разные коэффициенты трансформации и соответственно имеют разное число витков. Тиристорные мосты выполнены на напряжение соответствующей секции, к которой они подключены. Одноименные секции вторичной обмотки каждой фазы блока моделирования шунтового трансформатора выполнены с одинаковым коэффициентом трансформации.A device for modeling a phase-shifting device [M. Astashev, M.A. Novikov, D.I. Panfilov, P.A. Rashitov, M.I. Fedorova Simplified analytical model for the study of out-of-phase operation modes of a phase-shifting device with a thyristor switch // Bulletin of the Russian Academy of Sciences. Energy - 2014. - No. 1. - S. 91-104], selected as a prototype, which contains a three-phase serial transformer simulation unit, the secondary windings of which are made with the middle output and inserted into the phase separation of the high-voltage power line, and the primary windings are connected in a triangle circuit, the connection nodes of the windings of which are connected to the high-voltage outputs of the three-phase high-voltage switch simulation block. The low-voltage outputs of all phases of the switch simulation block are connected in a star circuit. The input terminals of each phase of the switch simulation block are connected to the secondary winding of the corresponding phase of the three-phase shunt transformer simulation block, the primary windings of which are connected by high-voltage leads to the middle terminals of the secondary windings of the serial transformer simulation block, and the star and ground are connected by low-voltage leads. The secondary winding of each phase of the shunt transformer simulation block is made in the form of four galvanically isolated sections. Each phase of the three-phase high-voltage switch simulation block is made in the form of four series-connected thyristor bridges with bi-directional high-voltage thyristors in each arm. The inputs of the thyristor bridges of each phase of the simulation block of the high-voltage switch are connected to the terminals of the same sections of the secondary winding of the corresponding phase of the simulation block of the shunt transformer. The high-voltage outputs of the sequences of thyristor bridges of each phase of the three-phase switch simulation block are connected to the nodes of the connection of two other phases of the triangle circuit made from the primary windings of the serial transformer simulation block. All four sections of the secondary winding of each phase of the shunt transformer simulation block have different transformation ratios and, accordingly, have a different number of turns. Thyristor bridges are made for the voltage of the corresponding section to which they are connected. The same sections of the secondary winding of each phase of the shunt transformer simulation block are made with the same transformation ratio.

С помощью этого устройство нельзя управлять параметрами блоков моделирования шунтового и сериесного трансформаторов, а также блока моделирования трехфазного полупроводникового коммутатора, что не позволяет моделировать фазоповоротное устройство с учетом влияния внешних факторов на параметры его конструктивных элементов. Кроме того, отсутствует возможность моделирования анормальных режимов и процессов функционирования фазоповоротного устройства и его конструктивных элементов, в том числе использования устройства в средствах моделирования крупных энергетических систем из-за ограничений физического моделирования, определяемых критериями подобия [Веников В.А. Теория подобия и моделирования (применительно к задачам электроэнергетики). Изд. 2, доп. и перераб. 1976. - С. 93-120].Using this device, it is impossible to control the parameters of the modeling blocks of shunt and serial transformers, as well as the modeling block of a three-phase semiconductor switch, which does not allow modeling a phase-shifting device taking into account the influence of external factors on the parameters of its structural elements. In addition, there is no possibility of modeling the abnormal modes and functioning processes of the phase-shifting device and its structural elements, including the use of the device in modeling tools of large energy systems due to the limitations of physical modeling determined by similarity criteria [Venikov V.A. The theory of similarity and modeling (in relation to the tasks of the electric power industry). Ed. 2, add. and reslave. 1976. - S. 93-120].

Технической проблемой, на решение которой направлено предложенное изобретение, является создание устройства для моделирования фазоповоротного устройства в энергетических системах, позволяющего моделировать процессы функционирования фазоповоротного устройства, его конструктивных элементов в энергетических системах.The technical problem to which the proposed invention is directed is the creation of a device for modeling a phase-shifting device in energy systems, which allows to simulate the functioning processes of a phase-shifting device, its structural elements in energy systems.

Предложенное устройство для моделирования фазоповоротного устройства в энергетических системах, также как в прототипе содержит блок моделирования трехфазного сериесного трансформатора, первичные обмотки которого соединены по схеме треугольник, блок моделирования трехфазного высоковольтного коммутатора, низковольтные выводы всех фаз которого соединены по схеме звезда, а входные выводы каждой фазы подключены ко вторичной обмотке соответствующей фазы блока моделирования трехфазного шунтового трансформатора, первичные обмотки которого низковольтными выводами соединены по схеме звезда и заземлены, а вторичная обмотка каждой фазы выполнена в виде четырех гальванически развязанных секций, каждая секция вторичной обмотки каждой фазы блока моделирования шунтового трансформатора выполнена с разными коэффициентами трансформации и соответственно с разным числом витков, одноименные секции вторичной обмотки каждой фазы блока моделирования шунтового трансформатора выполнены с одинаковым коэффициентом трансформации.The proposed device for modeling a phase-shifting device in power systems, as in the prototype, contains a three-phase serial transformer simulation block, the primary windings of which are connected in a triangle pattern, a three-phase high-voltage switch modeling block, low-voltage outputs of all phases of which are connected in a star pattern, and input terminals of each phase connected to the secondary winding of the corresponding phase of the three-phase shunt transformer simulation unit, the primary windings of which are Low-voltage leads are star-connected and grounded, and the secondary winding of each phase is made in the form of four galvanically isolated sections, each section of the secondary winding of each phase of the shunt transformer simulation block is made with different transformation ratios and, accordingly, with a different number of turns, the same sections of the secondary winding of each The phases of the shunt transformer simulation block are made with the same transformation ratio.

Согласно изобретению устройство дополнительно содержит десять блоков моделирования продольно-поперечных коммутаций, которые соединены с цифровыми выходами процессора коммутации, два блока моделирования реактора, центральный процессор, который подключен к компьютеру/серверу, процессору коммутации и процессору аналого-цифрового преобразования, который соединен с блоком многоканального аналого-цифрового преобразования. Первым входом/выходом устройства является вход/выход первого блока моделирования продольно-поперечных коммутаций, который соединен со вторым блоком моделирования продольно-поперечных коммутаций. Вторым входом/выходом устройства является вход/выход десятого блока моделирования продольно-поперечных коммутаций. Блок моделирования шунтового трансформатора содержит блоки моделирования фазы А, фазы В и фазы С шунтового трансформатора, цифровые входы которых подключены к центральному процессору, блок формирования напряжений шунтового трансформатора, подключенный к цифровому входу процессора коммутации. Аналоговые выходы блока моделирования фазы А шунтового трансформатора соединены с входами первого преобразователя напряжение-ток, первого и второго преобразователей напряжение-ток N-ой гальванически развязной секции шунтового трансформатора, где N=1, 2, 3, 4, и с входами блока многоканального аналого-цифрового преобразования. Аналоговые выходы блока моделирования фазы В шунтового трансформатора соединены с входами второго преобразователя напряжение-ток, третьего и четвертого преобразователей напряжение-ток N-ой секции и с входами блока многоканального аналого-цифрового преобразования. Аналоговые выходы блока моделирования фазы С шунтового трансформатора подключены к входам третьего преобразователя напряжение-ток, пятого и шестого преобразователей напряжение-ток N-ой секции и к входам блока многоканального аналого-цифрового преобразования. Аналоговые входы блоков моделирования фаз А, В и С шунтового трансформатора соединены с выходами блока формирования напряжений шунтового трансформатора, выходы которого соединены с входами блока многоканального аналого-цифрового преобразования. Выходы первого, второго, и третьего преобразователей напряжение-ток подключены к первому блоку моделирования продольно-поперечных коммутаций и к блоку формирования напряжений шунтового трансформатора. Выходы первого, третьего и пятого, преобразователей напряжение-ток N-ой секции связаны с третьим и четвертым блоками моделирования продольно-поперечных коммутаций и с блоком формирования напряжений шунтового трансформатора. Выходы второго, четвертого и шестого преобразователей напряжение-ток N-ой секции соединены с пятым блоком моделирования продольно-поперечных коммутаций и с блоком формирования напряжений шунтового трансформатора. Каждый блок моделирования реактора содержит блоки моделирования фаз А, В и С реактора, цифровые входы которых подключены к центральному процессору. Аналоговые выходы блока моделирования фазы А реактора соединены с входами четвертого и пятого преобразователей напряжение-ток и с входами блока многоканального аналого-цифрового преобразования. Аналоговые выходы блока моделирования фазы В реактора связаны с входами шестого и седьмого преобразователей напряжение-ток и с входами блока многоканального аналого-цифрового преобразования. Аналоговые выходы блока моделирования фазы С реактора соединены с входами восьмого и девятого преобразователей напряжение-ток и с входами блока многоканального аналого-цифрового преобразования. Выход четвертого преобразователя напряжение-ток подключен к фазе А третьего блока моделирования продольно-поперечных коммутаций и к блоку моделирования фазы А реактора. Выход пятого преобразователя напряжение-ток соединен с фазой А шестого блока моделирования продольно-поперечных коммутаций и с блоком моделирования фазы А реактора. Выход шестого преобразователя напряжение-ток подключен к фазе В третьего блока моделирования продольно-поперечных коммутаций и к блоку моделирования фазы В реактора. Выход седьмого преобразователя напряжение-ток соединен с фазой В шестого блока моделирования продольно-поперечных коммутаций и с блоком моделирования фазы В реактора. Выход восьмого преобразователя напряжение-ток подключен к фазе С третьего блока моделирования продольно-поперечных коммутаций и к блоку моделирования фазы С реактора. Выход девятого преобразователя напряжение-ток соединен с фазой С шестого блока моделирования продольно-поперечных коммутаций и с блоком моделирования фазы С реактора.According to the invention, the device further comprises ten longitudinal-transverse switching simulation blocks that are connected to the digital outputs of the switching processor, two reactor simulation blocks, a central processor that is connected to a computer / server, a switching processor, and an analog-to-digital conversion processor, which is connected to the multi-channel block analog to digital conversion. The first input / output of the device is the input / output of the first longitudinal-transverse switching simulation unit, which is connected to the second longitudinal-transverse switching modeling unit. The second input / output of the device is the input / output of the tenth longitudinal-transverse switching simulation block. The shunt transformer simulation block contains the phase A, phase B, and phase C simulation blocks of the shunt transformer, the digital inputs of which are connected to the central processor, the shunt transformer voltage generation unit, connected to the digital input of the switching processor. The analog outputs of the phase A simulator of the shunt transformer are connected to the inputs of the first voltage-current converter, of the first and second voltage-current converters of the Nth galvanically isolated section of the shunt transformer, where N = 1, 2, 3, 4, and with the inputs of the multi-channel analog digital conversion. The analog outputs of the phase B simulator of the shunt transformer are connected to the inputs of the second voltage-current converter, the third and fourth voltage-current converters of the N-th section and to the inputs of the multi-channel analog-to-digital conversion. The analog outputs of the phase C block of the shunt transformer are connected to the inputs of the third voltage-current converter, the fifth and sixth voltage-current converters of the Nth section and to the inputs of the multi-channel analog-to-digital conversion. The analog inputs of the phase simulator A, B and C of the shunt transformer are connected to the outputs of the voltage generating unit of the shunt transformer, the outputs of which are connected to the inputs of the multi-channel analog-to-digital conversion unit. The outputs of the first, second, and third voltage-current converters are connected to the first longitudinal-transverse switching simulation unit and to the voltage generating unit of the shunt transformer. The outputs of the first, third and fifth voltage-current converters of the N-th section are connected with the third and fourth longitudinal-transverse switching modeling units and with the voltage generating unit of the shunt transformer. The outputs of the second, fourth and sixth voltage-current converters of the Nth section are connected to the fifth longitudinal-transverse switching simulation unit and to the voltage generating unit of the shunt transformer. Each reactor simulation block contains the phases A, B, and C simulation blocks of the reactor, the digital inputs of which are connected to the central processor. The analog outputs of the phase A simulation block of the reactor are connected to the inputs of the fourth and fifth voltage-current converters and to the inputs of the multi-channel analog-to-digital conversion unit. The analog outputs of the phase B simulation unit of the reactor are connected to the inputs of the sixth and seventh voltage-current converters and to the inputs of the multi-channel analog-to-digital conversion unit. The analog outputs of the phase C simulation unit of the reactor are connected to the inputs of the eighth and ninth voltage-current converters and to the inputs of the multi-channel analog-to-digital conversion unit. The output of the fourth voltage-current converter is connected to phase A of the third longitudinal-transverse switching simulation unit and to the phase A modeling unit of the reactor. The output of the fifth voltage-current converter is connected to phase A of the sixth longitudinal-transverse switching modeling unit and to the phase A modeling unit of the reactor. The output of the sixth voltage-current converter is connected to phase B of the third longitudinal-transverse switching modeling unit and to the phase B modeling unit of the reactor. The output of the seventh voltage-current converter is connected to phase B of the sixth longitudinal-transverse switching simulation unit and to the phase B simulation unit of the reactor. The output of the eighth voltage-current converter is connected to phase C of the third longitudinal-transverse switching simulation unit and to the phase C reactor modeling unit. The output of the ninth voltage-current converter is connected to phase C of the sixth longitudinal-transverse switching modeling unit and to the phase C reactor modeling unit.

Блок моделирования тиристорного коммутатора содержит блоки моделирования тиристорных мостов фаз А, В, С, выполненные одинаково. Блок моделирования тиристорного моста фазы А содержит первый, второй, третий, четвертый блоки цифроуправляемых аналоговых ключей и первый, второй, третий, четвертый блоки цифроуправляемых аналоговых ключей N-ой секции. Первый и второй блоки цифроуправляемых аналоговых ключей соединены между собой и с фазой А четвертого и шестого блоков моделирования продольно-поперечных коммутаций. Третий и четвертый блоки цифроуправляемых аналоговых ключей связаны между собой и с фазой А пятого блока моделирования продольно-поперечных коммутаций. Первый и третий блоки цифроуправляемых аналоговых ключей соединены между собой и с фазой А седьмого и восьмого блоков моделирования продольно-поперечных коммутаций. Второй и четвертый блоки цифроуправляемых аналоговых ключей соединены между собой и с первым и третьим блоками цифроуправляемых аналоговых ключей N-ой секции. Первый и второй блоки цифроуправляемых аналоговых ключей N-ой секции связаны между собой и с фазой А четвертого и шестого блоков моделирования продольно-поперечных коммутаций. Третий и четвертый блоки цифроуправляемых аналоговых ключей N-ой секции соединены между собой и с фазой А пятого блока моделирования продольно-поперечных коммутаций. В блоке моделирования тиристорного моста фазы В первый и второй блоки цифроуправляемых аналоговых ключей связаны между собой и с фазой В четвертого и шестого блоков моделирования продольно-поперечных коммутаций. Третий и четвертый блоки цифроуправляемых аналоговых ключей соединены между собой и с фазой В пятого блока моделирования продольно-поперечных коммутаций. Первый и третий блоки цифроуправляемых аналоговых ключей соединены между собой и с фазой В седьмого и восьмого блоков моделирования продольно-поперечных коммутаций. Первый и второй блоки цифроуправляемых аналоговых ключей N-ой секции связаны между собой и с фазой В четвертого и шестого блоков моделирования продольно-поперечных коммутаций. Третий и четвертый блоки цифроуправляемых аналоговых ключей N-ой секции соединены между собой и с фазой В пятого блока моделирования продольно-поперечных коммутаций. В блоке моделирования тиристорного моста фазы С первый и второй блоки цифроуправляемых аналоговых ключей связаны между собой и с фазой С четвертого и шестого блоков моделирования продольно-поперечных коммутаций. Третий и четвертый блоки цифроуправляемых аналоговых ключей соединены между собой и с фазой С пятого блока моделирования продольно-поперечных коммутаций. Первый и третий блоки цифроуправляемых аналоговых ключей связаны между собой и с фазой С седьмого и восьмого блоков моделирования продольно-поперечных коммутаций. Первый и второй блоки цифроуправляемых аналоговых ключей N-ой секции соединены между собой и с фазой С четвертого и шестого блоков моделирования продольно-поперечных коммутаций. Третий и четвертый блоки цифроуправляемых аналоговых ключей N-ой секции соединены между собой и с фазой С пятого блока моделирования продольно-поперечных коммутаций. Второй и четвертый блоки цифроуправляемых аналоговых ключей N-ой секции соединены между собой и со вторым и четвертым блоками цифроуправляемых аналоговых ключей N-ой секции блоков моделирования тиристорных мостов фаз В и С.The thyristor switch simulation block contains the thyristor bridge simulation blocks of phases A, B, C, performed in the same way. The phase A thyristor bridge simulation block contains the first, second, third, fourth blocks of digital-controlled analog keys and the first, second, third, fourth blocks of digital-controlled analog keys of the N-th section. The first and second blocks of digital-controlled analog keys are interconnected and with phase A of the fourth and sixth longitudinal-transverse switching modeling blocks. The third and fourth blocks of digital-controlled analog keys are connected with each other and with phase A of the fifth block of longitudinal-transverse switching modeling. The first and third blocks of digital-controlled analog keys are interconnected and with phase A of the seventh and eighth blocks of longitudinal-transverse switching modeling. The second and fourth blocks of digitally controlled analog keys are interconnected with both the first and third blocks of digitally controlled analog keys of the N-th section. The first and second blocks of digitally controlled analog keys of the N-th section are interconnected and with phase A of the fourth and sixth blocks of longitudinal-transverse switching modeling. The third and fourth blocks of digitally controlled analog keys of the N-th section are interconnected and with phase A of the fifth block of longitudinal-transverse switching modeling. In the simulation block of the thyristor bridge of phase B, the first and second blocks of digital-controlled analog keys are connected with each other and with phase B of the fourth and sixth blocks of modeling longitudinal-transverse switching. The third and fourth blocks of digital-controlled analog keys are interconnected and with phase B of the fifth block of longitudinal-transverse switching modeling. The first and third blocks of digital-controlled analog keys are interconnected and with phase B of the seventh and eighth blocks of longitudinal-transverse switching simulations. The first and second blocks of digitally controlled analog switches of the N-th section are interconnected and with phase B of the fourth and sixth blocks of longitudinal-transverse switching modeling. The third and fourth blocks of digitally controlled analog keys of the N-th section are interconnected and with phase B of the fifth block of longitudinal-transverse switching modeling. In the phase C thyristor bridge simulation block, the first and second blocks of digital-controlled analog keys are interconnected and with phase C of the fourth and sixth longitudinal-transverse switching modeling blocks. The third and fourth blocks of digital-controlled analog keys are interconnected and with phase C of the fifth block of longitudinal-transverse switching modeling. The first and third blocks of digital-controlled analog keys are interconnected and with phase C of the seventh and eighth blocks of longitudinal-transverse switching modeling. The first and second blocks of digitally controlled analog keys of the N-th section are interconnected and with phase C of the fourth and sixth longitudinal-transverse switching modeling blocks. The third and fourth blocks of digitally controlled analog keys of the N-th section are interconnected and with phase C of the fifth block of longitudinal-transverse switching modeling. The second and fourth blocks of digitally controlled analog keys of the Nth section are interconnected and with the second and fourth blocks of digitally controlled analog keys of the Nth section of the simulation blocks for thyristor bridges of phases B and C.

К процессору коммутации подключены первый, второй, третий, четвертый блоки цифроуправляемых аналоговых ключей и первый, второй, третий, четвертый блоки цифроуправляемых аналоговых ключей N-ой секции блоков моделирования тиристорных мостов фаз А, В, С.The first, second, third, fourth blocks of digital-controlled analog keys and the first, second, third, fourth blocks of digital-controlled analog keys of the N-th section of the blocks for modeling thyristor bridges of phases A, B, C are connected to the switching processor

Блок моделирования сериесного трансформатора содержит блоки моделирования фаз А, В и С сериесного трансформатора, цифровые входы которых подключены к центральному процессору. Цифровой вход блока формирования напряжений сериесного трансформатора подключен к процессору коммутации. Аналоговые выходы блока моделирования фазы А сериесного трансформатора соединены с входами десятого, одиннадцатого, двенадцатого преобразователей напряжение-ток и с входами блока многоканального аналого-цифрового преобразования. Аналоговые выходы блока моделирования фазы В сериесного трансформатора подключены к входам тринадцатого, четырнадцатого, пятнадцатого преобразователей напряжение-ток и к входам блока многоканального аналого-цифрового преобразования. Аналоговые выходы блока моделирования фазы С сериесного трансформатора соединены с входами шестнадцатого, семнадцатого, восемнадцатого преобразователей напряжение-ток и с входами блока многоканального аналого-цифрового преобразования. Аналоговые входы блоков моделирования фаз А, В и С сериесного трансформатора связаны с выходами блока формирования напряжений сериесного трансформатора, выходы которого соединены с входами блока многоканального аналого-цифрового преобразования. Выходы десятого, тринадцатого, шестнадцатого преобразователей напряжение-ток подключены к восьмому и девятому блокам моделирования продольно-поперечных коммутаций и к блоку формирования напряжений сериесного трансформатора. Выходы одиннадцатого, четырнадцатого, семнадцатого преобразователей напряжение-ток соединены со вторым блоком моделирования продольно-поперечных коммутаций и с блоком формирования напряжений сериесного трансформатора. Выходы двенадцатого, пятнадцатого, восемнадцатого преобразователей напряжение-ток связаны с десятым блоком моделирования продольно-поперечных коммутаций и с блоком формирования напряжений сериесного трансформатора.The serial transformer simulation block contains the phase transformer A, B and C modeling blocks of the serial transformer, the digital inputs of which are connected to the central processor. The digital input of the serial transformer voltage generating unit is connected to the switching processor. The analog outputs of the phase A simulation block of the series transformer are connected to the inputs of the tenth, eleventh, twelfth voltage-current converters and to the inputs of the multi-channel analog-to-digital conversion unit. The analog outputs of the phase B simulation block of the serial transformer are connected to the inputs of the thirteenth, fourteenth, fifteenth voltage-current converters and to the inputs of the multi-channel analog-to-digital conversion. The analog outputs of the phase C simulation unit of the serial transformer are connected to the inputs of the sixteenth, seventeenth, eighteenth voltage-current converters and to the inputs of the multi-channel analog-to-digital conversion unit. The analog inputs of the phase transformer modeling blocks A, B, and C are connected to the outputs of the voltage transformer of the serial transformer, the outputs of which are connected to the inputs of the multi-channel analog-to-digital conversion unit. The outputs of the tenth, thirteenth, sixteenth voltage-current converters are connected to the eighth and ninth longitudinal-transverse switching modeling units and to the voltage generating unit of the serial transformer. The outputs of the eleventh, fourteenth, seventeenth voltage-current converters are connected to the second longitudinal-transverse switching modeling unit and to the voltage generating unit of the serial transformer. The outputs of the twelfth, fifteenth, and eighteenth voltage-current converters are connected to the tenth longitudinal-transverse switching modeling unit and to the voltage generating unit of the series transformer.

Использование блоков моделирования продольно-поперечных коммутаций в предложенном устройстве обеспечивает всевозможные продольные и поперечные трехфазные коммутации, включая пофазные, а также соединение моделируемых конструктивных элементов фазоповоротного устройства. Блоки моделирования фаз реакторов, шунтового и сериесного трансформаторов позволяют воспроизвести квазиустановившиеся и переходные процессы в конструктивных элементах устройства в режиме реального времени и на неограниченно интервале. Преобразователи напряжение-ток осуществляют преобразование математических переменных фазных токов моделируемых конструктивных элементов фазоповоротного устройства в соответствующие им модельные физические токи и обеспечивают естественное взаимодействие конструктивных элементов и устройства в целом в реальном времени и в составе крупных энергетических систем. Связь центрального процессора с блоками моделирования фаз реакторов, шунтового и сериесного трансформаторов позволяет изменять параметры моделируемых конструктивных элементов предложенного устройства.The use of modeling units for longitudinal-transverse switching in the proposed device provides all kinds of longitudinal and transverse three-phase switching, including phase, as well as the connection of the simulated structural elements of the phase-shifting device. The blocks for modeling the phases of reactors, shunt and series transformers allow reproducing quasi-steady-state and transient processes in the structural elements of the device in real time and on an unlimited interval. Voltage-current converters convert mathematical variables of phase currents of simulated structural elements of a phase-shifting device into their corresponding model physical currents and provide natural interaction between structural elements and the device as a whole in real time and as part of large energy systems. The connection of the Central processor with blocks for modeling the phases of reactors, shunt and series transformers allows you to change the parameters of the simulated structural elements of the proposed device.

Таким образом, устройство моделирования фазоповоротного устройства, по сравнению с прототипом, обеспечивает более полное и достоверное воспроизведение в реальном времени непрерывного спектра нормальных и анормальных процессов функционирования фазоповоротного устройства и его конструктивных элементах с их изменяемыми и автоматически управляемыми параметрами.Thus, the device for modeling a phase-shifting device, in comparison with the prototype, provides a more complete and reliable reproduction in real time of a continuous spectrum of normal and abnormal processes of functioning of a phase-shifting device and its structural elements with their variable and automatically controlled parameters.

На фиг. 1 представлена структурная схема устройства для моделирования фазоповоротного устройства в энергетических системах.In FIG. 1 shows a block diagram of a device for modeling a phase-shifting device in energy systems.

На фиг. 2 изображена структурная схема блока моделирования шунтового трансформатора 3 (БМШТ).In FIG. 2 shows a block diagram of a shunt transformer 3 simulation unit (HMST).

На фиг. 3 показана структурная схема блока моделирования реактора 7 (БМР1).In FIG. 3 shows a block diagram of a reactor simulation block 7 (BMR1).

На фиг. 4 изображена структурная схема блока моделирования тиристорного коммутатора 9 (БМТК).In FIG. 4 shows a structural diagram of a block simulating a thyristor switch 9 (BMTK).

На фиг. 5 представлена структурная схема блока моделирования сериесного трансформатора 14 (БМСТ).In FIG. 5 is a structural diagram of a simulation block of a serial transformer 14 (BMST).

Устройство для моделирования фазоповоротного устройства в энергетических системах (фиг. 1) содержит первый 1 (БМППК1) блок моделирования продольно-поперечных коммутаций, который соединен со вторым 2 (БМППК2) блоком моделирования продольно-поперечных коммутаций. Вход/выход первого 1 (БМППК1) блока моделирования продольно-поперечных коммутаций является первым входом/выходом устройства. Второй вход первого 1 (БМППК1) блока моделирования продольно-поперечных коммутаций соединен с первым входом блока моделирования шунтового трансформатора 3 (БМШТ), второй вход которого связан с третьим 4 (БМППК3) и четвертым 5 (БМППК4) блоками моделирования продольно-поперечных коммутаций. Третий вход блока моделирования шунтового трансформатора 3 (БМШТ) соединен с пятым 6 (БМППК5) блоком моделирования продольно-поперечных коммутаций.A device for modeling a phase-shifting device in power systems (Fig. 1) contains the first 1 (BMPK1) block for the longitudinal-transverse switching, which is connected to the second 2 (BMPKK2) block for modeling the longitudinal-transverse switching. The input / output of the first 1 (BMPK1) longitudinal-transverse switching simulation block is the first input / output of the device. The second input of the first 1 (BMPK1) longitudinal-transverse switching simulation block is connected to the first input of the shunt transformer 3 modeling block (BMShT), the second input of which is connected to the third 4 (BMPKK3) and fourth 5 (BMPKK4) longitudinal-transverse switching modeling blocks. The third input of the shunt transformer 3 simulation block (BMShT) is connected to the fifth 6 (BMPK5) longitudinal-transverse switching simulation block.

Второй вход третьего 4 (БМППК3) блока моделирования продольно-поперечных коммутаций подключен к первому блоку моделирования реактора 7 (БМР1), который соединен с шестым 8 (БМППК6) блоком моделирования продольно-поперечных коммутаций.The second input of the third 4 (BMPKK3) longitudinal-transverse switching simulation unit is connected to the first reactor modeling unit 7 (BMR1), which is connected to the sixth 8 (BMPKK6) longitudinal-transverse switching modeling unit.

Вторые входы четвертого 5 (БМППК4) и шестого 8 (БМППК6) блоков моделирования продольно-поперечных коммутаций соединены между собой и с первым входом блока моделирования тиристорного коммутатора 9 (БМТК), второй вход которого соединен со вторым входом пятого 6 (БМППК5) блока моделирования продольно-поперечных коммутаций.The second inputs of the fourth 5 (BMPPK4) and sixth 8 (BMPPK6) longitudinal-transverse switching simulation blocks are connected to each other and to the first input of the thyristor switch simulation block 9 (BMTC), the second input of which is connected to the second input of the fifth 6 (BMPPK5) longitudinal modeling block cross-connectings.

Третий вход блока моделирования тиристорного коммутатора 9 (БМТК) связан с седьмым 10 (БМППК7) и восьмым 11 (БМППК8) блоками моделирования продольно-поперечных коммутаций. Второй вход седьмого 10 (БМППК7) блока моделирования продольно-поперечных коммутаций соединен со вторым блоком моделирования реактора 12 (БМР2), который подключен к девятому 13 (БМППК9) блоку моделирования продольно-поперечных коммутаций.The third input of the thyristor switch simulation block 9 (BMTK) is connected to the seventh 10 (BMPPK7) and eighth 11 (BMPK8) longitudinal-transverse switching simulation blocks. The second input of the seventh 10 (BMPPK7) block for the longitudinal-transverse switching simulation is connected to the second block for modeling the reactor 12 (BMP2), which is connected to the ninth 13 (BMPK9) block for modeling the longitudinal-transverse switching.

Вторые входы восьмого 11 (БМППК8) и девятого 13 (БМППК9) блоков моделирования продольно-поперечных коммутаций соединены между собой и с первым входом блока моделирования сериесного трансформатора 14 (БМСТ), второй вход которого соединен со вторым входом второго 2 (БМППК2) блока моделирования продольно-поперечных коммутаций.The second inputs of the eighth 11 (BMPPK8) and ninth 13 (BMPPK9) longitudinal-transverse switching simulation blocks are connected to each other and to the first input of the serial transformer simulation block 14 (BMST), the second input of which is connected to the second input of the second 2 (BMPPK2) longitudinal modeling block cross-connectings.

Третий вход блока моделирования сериесного трансформатора 14 (БМСТ) соединен с десятым 15 (БМППК10) блоком моделирования продольно-поперечных коммутаций, второй вход которого является вторым трехфазным входом/выходом устройства.The third input of the simulation unit of the serial transformer 14 (BMST) is connected to the tenth 15 (BMPPK10) longitudinal-transverse switching modeling unit, the second input of which is the second three-phase input / output of the device.

Цифровые входы управления параметрами блока моделирования шунтового трансформатора 3 (БМШТ), блоков моделирования реакторов 7 (БМР1) и 12 (БМР2), блока моделирования сериесного трансформатора 14 (БМСТ) подключены к цифровым выходам центрального процессора 16 (ЦП), который подключен к компьютеру/серверу. Центральный процессор 16 (ЦП), процессор коммутации 17 (ПК) и процессор аналого-цифрового преобразования 18 (ПАЦП) соединены между собой.The digital inputs of the parameters control of the simulation module of the shunt transformer 3 (BMShT), the simulation blocks of the reactors 7 (BMP1) and 12 (BMP2), the simulation block of the serial transformer 14 (BMST) are connected to the digital outputs of the central processor 16 (CPU), which is connected to the computer / to the server. The Central processor 16 (CPU), the switching processor 17 (PC) and the analog-to-digital conversion processor 18 (PACP) are interconnected.

Процессор аналого-цифрового преобразования 18 (ПАЦП) соединен с блоком многоканального аналого-цифрового преобразования 19 (БМАЦП).The analog-to-digital conversion processor 18 (PACP) is connected to the multi-channel analog-to-digital conversion unit 19 (BMACP).

Цифровые входы управления параметрами блоков моделирования продольно-поперечных коммутаций 1 (БМППК1), 2 (БМППК2), 4 (БМППК3), 5 (БМППК4), 6 (БМППК5), 8 (БМППК6), 10 (БМППК7), 11 (БМППК8), 13 (БМППК9), и 15 (БМППК10), блока моделирования шунтового трансформатора 3 (БМШТ), блока моделирования тиристорного коммутатора 9 (БМТК) и блока моделирования сериесного трансформатора 14 (БМСТ) соединены с цифровыми выходами процессора коммутации 17 (ПК).Digital inputs for controlling parameters of longitudinal-transverse switching modeling blocks 1 (BMPPK1), 2 (BMPPK2), 4 (BMPPK3), 5 (BMPPK4), 6 (BMPPK5), 8 (BMPPK6), 10 (BMPPK7), 11 (BMPPK8), 13 (BMPPK9), and 15 (BMPPK10), a shunt transformer simulation block 3 (BMShT), a thyristor switch simulation block 9 (BMTK), and a serial transformer simulation block 14 (BMST) are connected to the digital outputs of switching processor 17 (PC).

Аналоговые входы блока многоканального аналого-цифрового преобразования 19 (БМАЦП) соединены с блоками моделирования шунтового трансформатора 3 (БМШТ), блоками моделирования реакторов 7 (БМР1) и 12 (БМР2) и блоком моделирования сериесного трансформатора 14 (БМСТ).The analog inputs of the multichannel analog-to-digital conversion unit 19 (BMACP) are connected to the shunt transformer 3 simulation blocks (BMShT), reactor simulation blocks 7 (BMR1) and 12 (BMR2), and serial transformer simulation block 14 (BMST).

Оба входа/выхода устройства моделирования фазоповоротного устройства, соединения между блоками моделирования продольно-поперечных коммутаций 1 (БМППК1), 2 (БМППК2), 4 (БМППК3), 5 (БМППК4), 6 (БМППК5), 8 (БМППК6), 10 (БМППК7), 11 (БМППК8), 13 (БМППК9), 15 (БМППК10), блока моделирования шунтового трансформатора 3 (БМШТ), блока моделирования тиристорного коммутатора 9 (БМТК), блока моделирования сериесного трансформатора 14 (БМСТ) и блоков моделирования реакторов 7 (БМР1) и 12 (БМР2) имеют трехфазную структуру.Both inputs / outputs of the phase-rotation simulation device, the connections between the longitudinal-transverse switching modeling units 1 (BMPPK1), 2 (BMPPK2), 4 (BMPPK3), 5 (BMPPK4), 6 (BMPPK5), 8 (BMPPK6), 10 (BMPPK7 ), 11 (BMPPK8), 13 (BMPPK9), 15 (BMPPK10), shunt transformer 3 simulation block (BMShT), thyristor switch simulation block 9 (BMTK), serial transformer simulation block 14 (BMST) and reactor modeling blocks 7 (BMP1 ) and 12 (BMR2) have a three-phase structure.

Блок моделирования шунтового трансформатора 3 (БМШТ) (фиг. 2) содержит блоки моделирования фаз А, В и С шунтового трансформатора 20 (БМфАШТ), 21 (БМфВШТ) и 22 (БМфСШТ), цифровые входы которых подключены к центральному процессору 16 (ЦП).The shunt transformer 3 modeling block (BMShT) (Fig. 2) contains the phases A, B and C modeling blocks of the shunt transformer 20 (BMfASHT), 21 (BMfVShT) and 22 (BMfShShT), the digital inputs of which are connected to the central processor 16 (CPU) .

Блок формирования напряжений шунтового трансформатора 23 (БФНШТ) через цифровой вход подключен к процессору коммутации 17 (ПК).The voltage generating unit of the shunt transformer 23 (BFNST) through a digital input is connected to the switching processor 17 (PC).

Аналоговые выходы блока моделирования фазы А шунтового трансформатора 20 (БМфАШТ) соединены с входами первого 24 (ПНТ1) преобразователя напряжение-ток, первого 25 (ПНТN1) и второго 26 (ПНТN2) преобразователей напряжение-ток N-ой гальванически развязной секции шунтового трансформатора, где N=1, 2, 3, 4, и с входами блока многоканального аналого-цифрового преобразования 19 (БМАЦП).The analog outputs of the phase A simulation block of the shunt transformer 20 (BMfASHT) are connected to the inputs of the first 24 (PNT1) voltage-current converter, the first 25 (PNTN1) and second 26 (PNTN2) voltage-current converters of the Nth galvanically isolated section of the shunt transformer, where N = 1, 2, 3, 4, and with the inputs of the multi-channel analog-to-digital conversion unit 19 (BMACP).

Аналоговые выходы блока моделирования фазы В шунтового трансформатора 21 (БМфВШТ) соединены с входами второго 27 (ПНТ2) преобразователя напряжение-ток, третьего 28 (ПНТN3) и четвертого 29 (ПHTN4) преобразователей напряжение-ток N-ой секции и с входами блока многоканального аналого-цифрового преобразования 19 (БМАЦП).The analog outputs of the phase B simulation block of the shunt transformer 21 (BMfVShT) are connected to the inputs of the second 27 (PNT2) voltage-current converter, the third 28 (PNTN3) and the fourth 29 (PNTN4) voltage-current converters of the N-th section and with the inputs of the multichannel analog block -digital conversion 19 (BMACP).

Аналоговые выходы блока моделирования фазы С шунтового трансформатора 22 (БМфСШТ) соединены с входами третьего 30 (ПНТ3) преобразователя напряжение-ток, пятого 31 (ПНТN5) и шестого 32 (ПHTN6) преобразователей напряжение-ток N-ой секции и с входами блока многоканального аналого-цифрового преобразования 19 (БМАЦП).The analog outputs of the phase C simulation unit of the shunt transformer 22 (BMfSShT) are connected to the inputs of the third 30 (PNT3) voltage-current converter, the fifth 31 (PNTN5) and the sixth 32 (PNTN6) voltage-current converters of the N-th section and with the inputs of the multichannel analog block -digital conversion 19 (BMACP).

Аналоговые входы блоков моделирования фаз А, В и С шунтового трансформатора 20 (БМфАШТ), 21 (БМфВШТ) и 22 (БМфСШТ) соединены с выходами блока формирования напряжений шунтового трансформатора 23 (БФНШТ), выходы которого соединены с входами блока многоканального аналого-цифрового преобразования 19 (БМАЦП).The analog inputs of the phase modeling blocks A, B and C of the shunt transformer 20 (BMfASHT), 21 (BMfVShT) and 22 (BMfSShT) are connected to the outputs of the voltage generating unit of the shunt transformer 23 (BFNShT), the outputs of which are connected to the inputs of the multi-channel analog-to-digital conversion 19 (BMACP).

Выходы преобразователей напряжение-ток 24 (ПНТ1), 27 (ПНТ2), 30 (ПНТ3), которые являются первыми входами/выходами блока моделирования шунтового трансформатора 3 (БМШТ), соединены с первым 1 (БМППК1) блоком моделирования продольно-поперечных коммутаций и с блоком формирования напряжений шунтового трансформатора 23 (БФНШТ).The outputs of the voltage-current converters 24 (PNT1), 27 (PNT2), 30 (PNT3), which are the first inputs / outputs of the shunt transformer 3 simulation block (BMShT), are connected to the first 1 (BMPK1) longitudinal-transverse switching simulation block and with the voltage generating unit of the shunt transformer 23 (BFNShT).

Выходы преобразователей напряжение-ток 25 (ПНТN1), 28 (ПНТN3), 31 (ПНТN5), которые являются вторыми входами/выходами блока моделирования шунтового трансформатора 3 (БМШТ), соединены с третьим 4 (БМППК3) и четвертым 5 (БМППК4) блоками моделирования продольно-поперечных коммутаций и с блоком формирования напряжений шунтового трансформатора 23 (БФНШТ).The outputs of the voltage-current converters 25 (PNTN1), 28 (PNTN3), 31 (PNTN5), which are the second inputs / outputs of the shunt transformer 3 simulation unit (BMShT), are connected to the third 4 (BMPPK3) and fourth 5 (BMPPK4) simulation blocks longitudinal-transverse switching and with the voltage generating unit of the shunt transformer 23 (BFNShT).

Выходы преобразователей напряжение-ток 26 (ПНТN2), 29 (ПНТN4), 32 (ПНТN6), которые являются третьими входами/выходами блока моделирования шунтового трансформатора 3 (БМШТ), соединены с пятым 6 (БМППК5) блоком моделирования продольно-поперечных коммутаций и с блоком формирования напряжений шунтового трансформатора 23 (БФНШТ).The outputs of the voltage-current converters 26 (PNTN2), 29 (PNTN4), 32 (PNTN6), which are the third inputs / outputs of the shunt transformer 3 simulation block (BMShT), are connected to the fifth 6 (BMPK5) longitudinal-transverse switching modeling block and the voltage generating unit of the shunt transformer 23 (BFNShT).

Первый блок моделирования реактора 7 (БМР1) (фиг. 3) содержит блоки моделирования фаз А, В и С реактора 33 (БМфАР), 34 (БМфВР) и 35 (БМфСР), цифровые входы которых подключены к центральному процессору 16 (ЦП).The first reactor simulation block 7 (BMR1) (Fig. 3) contains phases A, B and C modeling blocks of reactor 33 (BMfAR), 34 (BMfVR) and 35 (BMfSR), the digital inputs of which are connected to the central processor 16 (CPU).

Аналоговые выходы блока моделирования фазы А реактора 33 (БМфАР) соединены с входами четвертого 36 (ПНТ4) и пятого 37 (ПНТ5) преобразователей напряжение-ток и с входами блока многоканального аналого-цифрового преобразования 19 (БМАЦП).The analog outputs of the phase A simulation block of reactor 33 (BMfAR) are connected to the inputs of the fourth 36 (PNT4) and fifth 37 (PNT5) voltage-current converters and to the inputs of the multi-channel analog-to-digital conversion 19 (BMACP).

Аналоговые выходы блока моделирования фазы В реактора 34 (БМфВР) соединены с входами шестого 38 (ПНТ6) и седьмого 39 (ПНТ7) преобразователей напряжение-ток и с входами блока многоканального аналого-цифрового преобразования 19 (БМАЦП).The analog outputs of the phase B simulation block of the reactor 34 (BMfVR) are connected to the inputs of the sixth 38 (PNT6) and seventh 39 (PNT7) voltage-current converters and with the inputs of the multi-channel analog-to-digital conversion 19 (BMACP).

Аналоговые выходы блока моделирования фазы С реактора 35 (БМфСР) соединены с входами восьмого 40 (ПНТ8) и девятого 41 (ПНТ9) преобразователей напряжение-ток и с входами блока многоканального аналого-цифрового преобразования 19 (БМАЦП).The analog outputs of the phase C simulation block of reactor 35 (BMfSR) are connected to the inputs of the eighth 40 (PNT8) and ninth 41 (PNT9) voltage-current converters and to the inputs of the multi-channel analog-to-digital conversion 19 (BMACP).

Выход четвертого 36 (ПНТ4) преобразователя напряжение-ток соединен с фазой А третьего 4 (БМППК3) блока моделирования продольно-поперечных коммутаций и с блоком моделирования фазы А реактора 33 (БМфАР).The output of the fourth 36 (PNT4) voltage-current converter is connected to phase A of the third 4 (BMPK3) longitudinal-transverse switching modeling unit and to phase A modeling unit of reactor 33 (BMfAR).

Выход пятого 37 (ПНТ5) преобразователя напряжение-ток соединен с фазой А шестого 8 (БМППК6) блока моделирования продольно-поперечных коммутаций и с блоком моделирования фазы А реактора 33 (БМфАР).The output of the fifth 37 (PNT5) voltage-current converter is connected to phase A of the sixth 8 (BMPK6) longitudinal-transverse switching simulation unit and to phase A modeling unit of reactor 33 (BMfAR).

Выход шестого 38 (ПНТ6) преобразователя напряжение-ток соединен с фазой В третьего 4 (БМППК3) блока моделирования продольно-поперечных коммутаций и с блоком моделирования фазы В реактора 34 (БМфВР).The output of the sixth 38 (PNT6) voltage-current converter is connected to phase B of the third 4 (BMPPK3) longitudinal-transverse switching simulation unit and to the phase B modeling unit of reactor 34 (BMfVR).

Выход седьмого 39 (ПНТ7) преобразователя напряжение-ток соединен с фазой В шестого 8 (БМППК6) блока моделирования продольно-поперечных коммутаций и с блоком моделирования фазы В реактора 34 (БМфВР).The output of the seventh 39 (PNT7) voltage-current converter is connected to the phase B of the sixth 8 (BMPKP6) longitudinal-transverse switching simulation unit and to the phase B modeling unit of the reactor 34 (BMfVR).

Выход восьмого 40 (ПНТ8) преобразователя напряжение-ток соединен с фазой С третьего 4 (БМППК3) блока моделирования продольно-поперечных коммутаций и с блоком моделирования фазы С реактора 35 (БМфСР).The output of the eighth 40 (PNT8) voltage-current converter is connected to phase C of the third 4 (BMPK3) longitudinal-transverse switching simulation unit and to phase C modeling unit of reactor 35 (BMfSR).

Выход девятого 41 (ПНТ9) преобразователя напряжение-ток соединен с фазой С шестого 8 (БМППК6) блока моделирования продольно-поперечных коммутаций и с блоком моделирования фазы С реактора 35 (БМфСР).The output of the ninth 41 (PNT9) voltage-current converter is connected to phase C of the sixth 8 (BMPPK6) longitudinal-transverse switching modeling unit and to phase C modeling unit of reactor 35 (BMfSR).

Первый и второй блоки моделирования ректора 7 (БМР1) и 12 (БМР2) выполнены одинаково.The first and second modeling blocks of the rector 7 (BMR1) and 12 (BMR2) are performed in the same way.

Блок моделирования тиристорного коммутатора 9 (БМТК) (фиг. 4) содержит блоки моделирования тиристорных мостов фаз А 42 (БМТМфА), В 43 (БМТМфВ) и С 44 (БМТМфС), которые выполнены одинаково.The thyristor switch simulation block 9 (BMTK) (Fig. 4) contains the thyristor bridge simulation blocks for phases A 42 (BMTMFA), B 43 (BMTMFV) and C 44 (BMTMFS), which are performed identically.

Блок моделирования тиристорного моста фазы А 42 (БМТМфА) содержит первый 45 (БЦАК1), 46 второй (БЦАК2), третий 47 (БЦАК3), четвертый 48 (БЦАК4) блоки цифроуправляемых аналоговых ключей, а также первый 49 (БЦАКN1), второй 50 (БЦАКN2), третий 51 (БЦАКN3), четвертый 52 (БЦАКN4), блоки цифроуправляемых аналоговых ключей N-секции, которые подключены к процессору коммутации 17 (ПК).The phase A thyristor bridge simulation block A 42 phase (BMTMFA) contains the first 45 (BTACK1), 46 second (BTACAK2), third 47 (BTACAK3), fourth 48 (BTACAK4) blocks of digital-controlled analog keys, and also the first 49 (BTACAKN1), second 50 ( BTsAKN2), third 51 (BTsAKN3), fourth 52 (BTsAKN4), blocks of digital-controlled analog keys of the N-section, which are connected to the switching processor 17 (PC).

Первый 45 (БЦАК1) и второй 46 (БЦАК2) блоки цифроуправляемых аналоговых ключей соединены между собой и с фазой А четвертого 5 (БМППК4) и шестого 8 (БМППК6) блоков моделирования продольно-поперечных коммутаций.The first 45 (BTsAK1) and second 46 (BTsAK2) blocks of digital-controlled analog keys are interconnected and with phase A of the fourth 5 (BMPPK4) and sixth 8 (BMPKK6) blocks of longitudinal-transverse switching modeling.

Третий 47 (БЦАК3) и четвертый 48 (БЦАК4) блоки цифроуправляемых аналоговых ключей соединены между собой и с фазой А пятого 6 (БМППК5) блока моделирования продольно-поперечных коммутаций.The third 47 (BTsAK3) and fourth 48 (BTsAK4) blocks of digital-controlled analog keys are interconnected and with phase A of the fifth 6 (BMPKK5) longitudinal-transverse switching simulation block.

Первый 45 (БЦАК1) и третий 47 (БЦАК3) блоки цифроуправляемых аналоговых ключей соединены между собой и с фазой А седьмого 10 (БМППК7) и восьмого 11 (БМППК8) блоков моделирования продольно-поперечных коммутаций.The first 45 (BTsAK1) and third 47 (BTsAK3) blocks of digital-controlled analog keys are interconnected with phase A of the seventh 10 (BMPPK7) and eighth 11 (BMPKK8) longitudinal-transverse switching simulation blocks.

Второй 46 (БЦАК2) и четвертый 48 (БЦАК4) блоки цифроуправляемых аналоговых ключей соединены между собой и с первым 49 (БЦАКN1) и третьим 51 (БЦАКN3) блоками цифроуправляемых аналоговых ключей N-ой секции.The second 46 (BTsAK2) and fourth 48 (BTsAK4) blocks of digital-controlled analog keys are interconnected with the first 49 (BTsAKN1) and the third 51 (BTsAKN3) blocks of digital-controlled analog keys of the N-th section.

Первый 49 (БЦАКN1) и второй 50 (БЦАКN2) блоки цифроуправляемых аналоговых ключей N-ой секции соединены между собой и с фазой А четвертого 5 (БМППК4) и шестого 8 (БМППК6) блоков моделирования продольно-поперечных коммутаций.The first 49 (BTsAKN1) and second 50 (BTsAKN2) blocks of digital-controlled analog keys of the N-th section are interconnected and with phase A of the fourth 5 (BMPKK4) and sixth 8 (BMPKK6) longitudinal-transverse switching simulation blocks.

Третий 51 (БЦАКN3) и четвертый 52 (БЦАКN4) блоки цифроуправляемых аналоговых ключей N-ой секции соединены между собой и с фазой А пятого 6 (БМППК5) блока моделирования продольно-поперечных коммутаций.The third 51 (BTsAKN3) and fourth 52 (BTsAKN4) blocks of digital-controlled analog keys of the N-th section are interconnected and with phase A of the fifth 6 (BMPKK5) longitudinal-transverse switching simulation block.

В блоке моделирования тиристорного моста фазы В 43 (БМТМфВ) первый 45 (БЦАК1) и второй 46 (БЦАК2) блоки цифроуправляемых аналоговых ключей соединены между собой и с фазой В четвертого 5 (БМППК4) и шестого 8 (БМППК6) блоков моделирования продольно-поперечных коммутаций. Третий 47 (БЦАК3) и четвертый 48 (БЦАК4) блоки цифроуправляемых аналоговых ключей соединены между собой и с фазой В пятого 6 (БМППК5) блока моделирования продольно-поперечных коммутаций. Первый 45 (БЦАК1) и третий 47 (БЦАК3) блоки цифроуправляемых аналоговых ключей соединены между собой и с фазой В седьмого 10 (БМППК7) и восьмого 11 (БМППК8) блоков моделирования продольно-поперечных коммутаций. Первый 49 (БЦАКN1) и второй 50 (БЦАКN2) блоки цифроуправляемых аналоговых ключей N-ой секции соединены между собой и с фазой В четвертого 5 (БМППК4) и шестого 8 (БМППК6) блоков моделирования продольно-поперечных коммутаций. Третий 51 (БЦАКN3) и четвертый 52 (БЦАКN4) блоки цифроуправляемых аналоговых ключей N-ой секции соединены между собой и с фазой В пятого 6 (БМППК5) блока моделирования продольно-поперечных коммутаций.In the phase B 43 thyristor bridge simulation module (BMTMFV), the first 45 (BTsAK1) and second 46 (BTsAK2) digital-to-analog analog key blocks are connected to each other and to phase B of the fourth 5 (BMPPK4) and sixth 8 (BMPPK6) longitudinal-transverse switching simulation blocks . The third 47 (BTsAK3) and fourth 48 (BTsAK4) blocks of digital-controlled analog keys are interconnected and with phase B of the fifth 6 (BMPKK5) longitudinal-transverse switching simulation block. The first 45 (BTsAK1) and third 47 (BTsAK3) blocks of digital-controlled analog keys are interconnected with phase B of the seventh 10 (BMPPK7) and eighth 11 (BMPKK8) longitudinal-transverse switching simulation blocks. The first 49 (BTsAKN1) and second 50 (BTsAKN2) blocks of digital-controlled analog keys of the N-th section are interconnected and with phase B of the fourth 5 (BMPKK4) and sixth 8 (BMPKK6) longitudinal-transverse switching simulation blocks. The third 51 (BTsAKN3) and fourth 52 (BTsAKN4) blocks of digital-controlled analog keys of the N-th section are interconnected and with phase B of the fifth 6 (BMPKK5) longitudinal-transverse switching modeling block.

В блоке моделирования тиристорного моста фазы С 44 (БМТМфС) первый 45 (БЦАК1) и второй 46 (БЦАК2) блоки цифроуправляемых аналоговых ключей соединены между собой и с фазой С четвертого 5 (БМППК4) и шестого 8 (БМППК6) блоков моделирования продольно-поперечных коммутаций. Третий 47 (БЦАК3) и четвертый 48 (БЦАК4) блоки цифроуправляемых аналоговых ключей соединены между собой и с фазой С пятого 6 (БМППК5) блока моделирования продольно-поперечных коммутаций. Первый 45 (БЦАК1) и третий 47 (БЦАК3) блоки цифроуправляемых аналоговых ключей соединены между собой и с фазой С седьмого 10 (БМППК7) и восьмого 11 (БМППК8) блоков моделирования продольно-поперечных коммутаций. Первый 49 (БЦАКN1) и второй 50 (БЦАКN2) блоки цифроуправляемых аналоговых ключей N-ой секции соединены между собой и с фазой С четвертого 5 (БМППК4) и шестого 8 (БМППК6) блоков моделирования продольно-поперечных коммутаций. Третий 51 (БЦАКN3) и четвертый 52 (БЦАКN4) блоки цифроуправляемых аналоговых ключей N-ой секции соединены между собой и с фазой С пятого 6 (БМППК5) блока моделирования продольно-поперечных коммутаций.In the thyristor bridge simulation block of phase C 44 (BMTMFs), the first 45 (BTsAK1) and second 46 (BTsAK2) blocks of digital-controlled analog keys are interconnected with phase C of the fourth 5 (BMPKK4) and sixth 8 (BMPKK6) longitudinal-transverse switching modeling blocks . The third 47 (BTsAK3) and fourth 48 (BTsAK4) blocks of digital-controlled analog keys are interconnected and with phase C of the fifth 6 (BMPKK5) longitudinal-transverse switching simulation block. The first 45 (BTsAK1) and third 47 (BTsAK3) blocks of digital-controlled analog keys are interconnected with phase C of the seventh 10 (BMPPK7) and eighth 11 (BMPKK8) longitudinal-transverse switching simulation blocks. The first 49 (BTsAKN1) and second 50 (BTsAKN2) blocks of digital-controlled analog keys of the N-th section are interconnected and with phase C of the fourth 5 (BMPKK4) and sixth 8 (BMPKK6) longitudinal-transverse switching simulation blocks. The third 51 (BTsAKN3) and fourth 52 (BTsAKN4) blocks of digital-controlled analog keys of the N-th section are interconnected and with phase C of the fifth 6 (BMPKK5) longitudinal-transverse switching simulation block.

Второй 50 (БЦАКN2) и четвертый 52 (БЦАКN4) блоки цифроуправляемых аналоговых ключей N-ой секции соединены между собой и со вторым 50 (БЦАКN2) и четвертым 52 (БЦАКN4) блоками цифроуправляемых аналоговых ключей N-ой секции блоков моделирования тиристорных мостов фаз В 43 (БМТМфВ) и С 44 (БМТМфС).The second 50 (BTsAKN2) and the fourth 52 (BTsAKN4) blocks of digital-controlled analog keys of the N-th section are interconnected with the second 50 (BTsAKN2) and fourth 52 (BTsAKN4) of the blocks of digital-controlled analog keys of the Nth section of the thyristor bridge model B 43 phase simulation blocks (BMTMfv) and C 44 (BMTMfS).

Блок моделирования сериесного трансформатора 14 (БМСТ) (фиг. 5) содержит блоки моделирования фаз А, В и С сериесного трансформатора 53 (БМфАСТ), 54 (БМфВСТ) и 55 (БМфССТ), цифровые входы которых подключены к центральному процессору 16 (ЦП).The serial transformer modeling block 14 (BMST) (Fig. 5) contains the phase modeling blocks A, B and C of the serial transformer 53 (BMfAST), 54 (BMfVST) and 55 (BMfSST), the digital inputs of which are connected to the central processor 16 (CPU) .

Цифровой вход блока формирования напряжений сериесного трансформатора 56 (БФНСТ) подключен к процессору коммутации 17 (ПК).The digital input of the voltage generating unit of the serial transformer 56 (BFNST) is connected to the switching processor 17 (PC).

Аналоговые выходы блока моделирования фазы А сериесного трансформатора 53 (БМфАСТ) соединены с входами десятого 57 (ПНТ10), одиннадцатого 58 (ПНТ11), двенадцатого 59 (ПНТ12) преобразователей напряжение-ток и с входами блока многоканального аналого-цифрового преобразования 19 (БМАЦП).The analog outputs of the phase A modeling block of series transformer 53 (BMfAST) are connected to the inputs of tenth 57 (PNT10), eleventh 58 (PNT11), twelfth 59 (PNT12) of voltage-current converters and to the inputs of the multi-channel analog-to-digital conversion 19 (BMACP).

Аналоговые выходы блока моделирования фазы В сериесного трансформатора 54 (БМфВСТ) соединены с входами тринадцатого 60 (ПНТ13), четырнадцатого 61 (ПНТ14), пятнадцатого 62 (ПНТ15) преобразователей напряжение-ток и с входами блока многоканального аналого-цифрового преобразования 19 (БМАЦП).The analog outputs of the phase B simulation block of the series transformer 54 (BMfVST) are connected to the inputs of the thirteenth 60 (PNT13), fourteenth 61 (PNT14), fifteenth 62 (PNT15) voltage-current converters and with the inputs of the multi-channel analog-to-digital conversion 19 (BMACP).

Аналоговые выходы блока моделирования фазы С сериесного трансформатора 55 (БМфССТ) соединены с входами шестнадцатого 63 (ПНТ16), семнадцатого 64 (ПНТ17), восемнадцатого 65 (ПНТ18) преобразователей напряжение-ток и с входами блока многоканального аналого-цифрового преобразования 19 (БМАЦП).The analog outputs of the phase C simulation block of the series transformer 55 (BMfSST) are connected to the inputs of the sixteenth 63 (PNT16), seventeenth 64 (PNT17), eighteenth 65 (PNT18) voltage-current converters and with the inputs of the multi-channel analog-to-digital conversion 19 (BMACP).

Аналоговые входы блоков моделирования фаз А, В и С сериесного трансформатора 53 (БМфАСТ), 54 (БМфВСТ) и 55 (БМфССТ) соединены с выходами блока формирования напряжений сериесного трансформатора 56 (БФНСТ), выходы которого соединены с входами блока многоканального аналого-цифрового преобразования 19 (БМАЦП).The analog inputs of the phase modeling blocks A, B and C of the series transformer 53 (BMfAST), 54 (BMfVST) and 55 (BMfSST) are connected to the outputs of the voltage generating unit of series transformer 56 (BFNST), the outputs of which are connected to the inputs of the multi-channel analog-to-digital conversion 19 (BMACP).

Выходы десятого 57 (ПНТ10), тринадцатого 60 (ПНТ13), шестнадцатого 63 (ПНТ16) преобразователей напряжение-ток, которые являются первыми трехфазными входами/выходами блока моделирования сериесного трансформатора 14 (БМСТ), соединены с восьмым 11 (БМППК8) и девятым 13 (БМППК9) блоками моделирования продольно-поперечных коммутаций и с блоком формирования напряжений сериесного трансформатора 56 (БФНСТ).The outputs of the tenth 57 (PNT10), thirteenth 60 (PNT13), sixteenth 63 (PNT16) voltage-current converters, which are the first three-phase inputs / outputs of the simulation unit of serial transformer 14 (BMST), are connected to the eighth 11 (BMPPK8) and ninth 13 ( BMPPK9) with longitudinal-transverse switching modeling units and with a series transformer 56 voltage-generating unit (BFNST).

Выходы одиннадцатого 58 (ПНТ11), четырнадцатого 61 (ПНТ14), семнадцатого 64 (ПНТ17) преобразователей напряжение-ток, которые являются вторыми трехфазными входами/выходами блока моделирования сериесного трансформатора 14 (БМСТ), соединены со вторым блоком моделирования продольно-поперечных коммутаций 2 (БМППК2) и с блоком формирования напряжений сериесного трансформатора 56 (БФНСТ).The outputs of the eleventh 58 (PNT11), fourteenth 61 (PNT14), seventeenth 64 (PNT17) voltage-current converters, which are the second three-phase inputs / outputs of the simulation unit of serial transformer 14 (BMST), are connected to the second longitudinal-transverse switching simulation unit 2 ( BMPPK2) and with the voltage generation unit of the serial transformer 56 (BFNST).

Выходы двенадцатого 59 (ПНТ12), пятнадцатого 62 (ПНТ15), восемнадцатого 65 (ПНТ18) преобразователей напряжение-ток, которые являются третьими трехфазными входами/выходами блока моделирования сериесного трансформатора 14 (БМСТ), соединены с десятым блоком моделирования продольно-поперечных коммутаций 15 (БМППК10) и с блоком формирования напряжений сериесного трансформатора 56 (БФНСТ).The outputs of the twelfth 59 (PNT12), fifteenth 62 (PNT15), eighteenth 65 (PNT18) voltage-current converters, which are the third three-phase inputs / outputs of the simulation unit of the serial transformer 14 (BMST), are connected to the tenth longitudinal-transverse switching simulation unit 15 ( BMPPK10) and with a voltage generating unit for series transformer 56 (BFNST).

Блоки моделирования продольно-поперечных коммутаций 1 (БМППК1), 2 (БМППК2), 4 (БМППК3), 5 (БМППК4), 6 (БМППК5), 8 (БМППК6), 10 (БМППК7), 11 (БМППК8), 13 (БМППК9) и 15 (БМППК10), блоки цифроуправляемых аналоговых ключей 45 (БЦАК1), 46 (БЦАК2), 47 (БЦАК3), 48 (БЦАК4), 49 (БЦАКN1), 50 (БЦАКN2), 51 (БЦАКN3), 52 (БЦАКN4) реализованы с помощью интегральных микросхем цифроуправляемых униполярных аналоговых ключей типа МАХ4661ЕАЕ.Blocks of longitudinal-transverse switching modeling 1 (BMPPK1), 2 (BMPPK2), 4 (BMPPK3), 5 (BMPPK4), 6 (BMPPK5), 8 (BMPPK6), 10 (BMPPK7), 11 (BMPPK8), 13 (BMPPK9) and 15 (BMPKK10), digital-controlled analog key blocks 45 (BTsAK1), 46 (BTsAK2), 47 (BTsAK3), 48 (BTsAK4), 49 (BTsAKn1), 50 (BTsAKn2), 51 (BTsAKn3), 52 (BTsAKn4) implemented using integrated circuits of digitally controlled unipolar analog keys of the MAX4661EAE type.

Блок многоканального аналого-цифрового преобразования 19 (БМАЦП) реализован с помощью интегральных аналого-цифровых преобразователей МАХ1324 СОМ 3.Block multi-channel analog-to-digital conversion 19 (BMACP) is implemented using integrated analog-to-digital converters MAX1324 COM 3.

Блоки моделирования фаз А, В и С шунтового трансформатора 20 (БМфАШТ), 21 (БМфВШТ), 22 (БМфСШТ), блоки моделирования фаз А, В и С реактора 33 (БМфАР), 34 (БМфВР), 35 (БМфСР), блоки моделирования фаз А, В и С сериесного трансформатора 53 (БМфАСТ), 54 (БМфВСТ), 55 (БМфССТ) реализованы с помощью интегральных микроэлектронных цифро-аналоговых преобразователей AD534KDZ и операционных усилителей типа OP2177ARZ-REEL7.Phase modeling blocks A, B and C of the shunt transformer 20 (BMfASHT), 21 (BMfVShT), 22 (BMfSShT), phase modeling blocks A, B and C of the reactor 33 (BMfAR), 34 (BMfVR), 35 (BMfSR), blocks Simulations of phases A, B and C of series transformer 53 (BMfAST), 54 (BMfVST), 55 (BMfSST) are implemented using AD534KDZ integrated microelectronic digital-to-analog converters and OP2177ARZ-REEL7 type operational amplifiers.

Блоки формирования напряжения 23 (БФНШТ) и 56 (БФНСТ) реализованы с помощью серийных интегральных микросхем цифроуправляемых униполярных аналоговых ключей МАХ4661ЕАЕ и операционных усилителей OP2177ARZ-REEL7.The voltage generating units 23 (BFNSHT) and 56 (BFNST) are implemented using serial integrated circuits of digitally controlled unipolar analog switches MAX4661EAE and operational amplifiers OP2177ARZ-REEL7.

Преобразователи напряжение-ток 24 (ПНТ1), 25 (ПНТN1), 26 (ПНТN2), 27 (ПНТ2), 28 (ПНТN3), 29 (ПНТN4), 30 (ПНТ3), 31 (ПНТN5), 32 (ПНТN6), 36 (ПНТ4), 37 (ПНТ5), 38 (ПНТ6), 39 (ПНТ7), 40 (ПНТ8), 41 (ПНТ9), 57 (ПНТ10), 58 (ПНТ11), 59 (ПНТ12), 60 (ПНТ13), 61 (ПНТ14), 62 (ПНТ15), 63 (ПНТ16), 64 (ПНТ17), 65 (ПНТ18) реализованы с помощью интегральных микросхем AD5443YRMZ.Voltage-current converters 24 (PNT1), 25 (PNTN1), 26 (PNTN2), 27 (PNT2), 28 (PNTN3), 29 (PNTN4), 30 (PNT3), 31 (PNTN5), 32 (PNTN6), 36 (PNT4), 37 (PNT5), 38 (PNT6), 39 (PNT7), 40 (PNT8), 41 (PNT9), 57 (PNT10), 58 (PNT11), 59 (PNT12), 60 (PNT13), 61 (PNT14), 62 (PNT15), 63 (PNT16), 64 (PNT17), 65 (PNT18) are implemented using AD5443YRMZ integrated circuits.

Устройство для моделирования фазоповоротного устройства в энергетических системах работает следующим образом.A device for modeling a phase-shifting device in energy systems works as follows.

При подаче напряжения питания из базы данных центрального процессора 16 (ЦП) или из базы данных персонального компьютера/сервера электрические сигналы в цифровом виде, характеризующие параметры конструктивных элементов моделируемого фазоповоротного устройства, передают и записывают в регистры памяти цифро-аналоговых преобразователей блоков моделирования фаз А, В и С шунтового трансформатора 20 (БМфАШТ), 21 (БМфВШТ), 22 (БМфСШТ), блоков моделирования фаз А, В и С реактора 33 (БМфАР), 34 (БМфВР), 35 (БМфСР) и блоков моделирования фаз А, В и С сериесного трансформатора 53 (БМфАСТ), 54 (БМфВСТ), 55 (БМфССТ).When applying voltage from the database of the central processor 16 (CPU) or from the database of a personal computer / server, digital signals in digital form, characterizing the parameters of the structural elements of the simulated phase-shifting device, are transmitted and written into the memory registers of digital-to-analog converters of phase modeling blocks A, B and C of shunt transformer 20 (BMfASHT), 21 (BMfVShT), 22 (BMfSShT), phase modeling blocks A, B and C of reactor 33 (BMfAR), 34 (BMfVR), 35 (BMfSR) and phase modeling blocks A, B and C series transformer 53 (BMfAST), 54 (BMfVST), 55 (BMfSST).

В тоже время из базы данных процессора коммутации 17 (ПК) соответствующие электрические сигналы в цифровом виде подают на управляющие входы цифроуправляемых аналоговых ключей блоков моделирования продольно-поперечных коммутаций 1 (БМППК1), 2 (БМППК2), 4 (БМППК3), 5 (БМППК4), 6 (БМППК5), 8 (БМППК6), 10 (БМППК7), 11 (БМППК8), 13 (БМППК9) и 15 (БМППК10), определяя их состояние.At the same time, from the database of the switching processor 17 (PC), the corresponding electrical signals are digitally supplied to the control inputs of the digitally-controlled analog keys of the longitudinal-transverse switching modeling blocks 1 (BMPPK1), 2 (BMPPK2), 4 (BMPPK3), 5 (BMPPK4) , 6 (BMPPK5), 8 (BMPPK6), 10 (BMPPK7), 11 (BMPPK8), 13 (BMPPK9) and 15 (BMPPK10), determining their condition.

Электрические сигналы в цифровом виде, формируемые в процессоре коммутации 17 (ПК), согласно алгоритму управления, подают в блок моделирования тиристорного коммутатора 9 (БМТК) на управляющие входы блоков цифроуправляемых аналоговых ключей 45 (БЦАК1), 46 (БЦАК2), 47 (БЦАК3), 48 (БЦАК4), 49 (БЦАКN1), 50 (БЦАКN2), 51 (БЦАКN3), 52 (БЦАКN4) блока моделирования тиристорного моста фазы А (БМТМфА) и аналогичных блоков цифроуправляемых аналоговых ключей блоков моделирования тиристорных мостов фаз В 43 (БМТМфВ) и С 44 (БМТМфС).Digitally generated electrical signals generated in the switching processor 17 (PC), according to the control algorithm, are fed to the thyristor switch modeling unit 9 (BMTK) to the control inputs of the digitally-controlled analog switch blocks 45 (BTsAK1), 46 (BTsAK2), 47 (BTsAK3) , 48 (BTsAK4), 49 (BTsAKN1), 50 (BTsAKN2), 51 (BTsAKN3), 52 (BTsAKN4) of the phase A thyristor bridge simulation block (BMTMFA) and similar digital-controlled analog keys blocks of phase B 43 thyristor bridge simulation blocks (BMTMFV) and C 44 (BMTMfS).

В зависимости от включенного или отключенного состояния цифроуправляемых аналоговых ключей блоков моделирования продольно-поперечных коммутаций 4 (БМППК3), 5 (БМППК4), 8 (БМППК6), 10 (БМППК7), 11 (БМППК8) и 13 (БМППК9) обеспечиваются цепочки подключения: блок моделирования шунтового трансформатора 3 (БМШТ) - блок моделирования продольно-поперечных коммутаций 4 (БМППК3) - блок моделирования реактора 7 (БМР1) - блок моделирования продольно-поперечных коммутаций 8 (БМППК6) - блок моделирования тиристорного коммутатора 9 (БМТК) или блок моделирования шунтового трансформатора 3 (БМШТ) - блок моделирования продольно-поперечных коммутаций 5 (БМППК4) - блок моделирования тиристорного коммутатора 9 (БМТК); блок моделирования тиристорного коммутатора 9 (БМТК) - блок моделирования продольно-поперечных коммутаций 10 (БМППК7) - блок моделирования реактора 12 (БМР2) - блок моделирования продольно-поперечных коммутаций 13 (БМППК9) - блок моделирования сериесного трансформатора 14 (БМСТ) или блок моделирования тиристорного коммутатора 9 (БМТК) - блок моделирования продольно-поперечных коммутаций 11 (БМППК8) - блок моделирования сериесного трансформатора 14 (БМСТ).Depending on the on or off state of the digital-controlled analog keys of the longitudinal-transverse switching modeling blocks 4 (BMPPK3), 5 (BMPPK4), 8 (BMPPK6), 10 (BMPPK7), 11 (BMPPK8) and 13 (BMPPK9), the connection chains are provided: block simulation of a shunt transformer 3 (BMShT) - a longitudinal-transverse switching simulation block 4 (BMPK3) - a reactor modeling block 7 (BMR1) - a longitudinal-transverse switching simulation block 8 (BMPK6) - a thyristor switch modeling block 9 (BMTPK) or a shunt-modeling block transformer 3 (BMSHT) - modeling unit longitudinally-cross commutations 5 (BMPPK4) - modeling unit thyristor switch 9 (BMTK); thyristor switch simulation unit 9 (BMTK) - longitudinal-transverse switching modeling unit 10 (BMPPK7) - reactor modeling unit 12 (BMR2) - longitudinal-transverse switching modeling unit 13 (BMPKK 9) - serial transformer modeling unit 14 (BMSTK) or modeling unit thyristor switch 9 (BMTK) - longitudinal-transverse switching modeling block 11 (BMPPK8) - serial transformer modeling block 14 (BMST).

Из базы данных процессора коммутации 17 (ПК) соответствующие электрические сигналы в цифровом виде подают на управляющие входы цифроуправляемых аналоговых ключей блоков формирования напряжений шунтового трансформатора 23 (БФНШТ) и сериесного трансформатора 56 (БФНСТ), формирующие на выходах, согласно уравнениям формирования линейных и фазных напряжений [Зевеке Г.В., Ионкин П.А., Нетушил А.В., Страхов С.В. Основы теории цепей. Учебник для вузов. Изд. 4-е, перераб. М., Энергия, 1975. - С. 261-262], соответствующие математические переменные напряжений, которые через блок многоканального аналого-цифрового преобразования 19 (БМАЦП) поступают в центральный процессор 16 (ЦП) и по компьютерной сети в персональный компьютер/сервер.From the database of the switching processor 17 (PC), the corresponding electrical signals are digitally fed to the control inputs of the digitally-controlled analog keys of the voltage generating units of the shunt transformer 23 (BFNST) and the serial transformer 56 (BFNST), which form the outputs according to the equations of the formation of linear and phase voltages [Zeveke G.V., Ionkin P.A., Netushil A.V., Strakhov S.V. Fundamentals of circuit theory. Textbook for high schools. Ed. 4th, rev. M., Energy, 1975. - S. 261-262], the corresponding mathematical voltage variables, which through the block of multi-channel analog-to-digital conversion 19 (BMACP) enter the central processor 16 (CPU) and through a computer network to a personal computer / server.

В блоках моделирования фаз А, В и С шунтового трансформатора 20 (БМфАШТ), 21 (БМфВШТ), 22 (БМфСШТ) реализуют модели этих фаз, определяемые системой дифференциальных уравнений вида:In the phase modeling blocks A, B and C of the shunt transformer 20 (BMfASHT), 21 (BMfVShT), 22 (BMfSShT) implement models of these phases, determined by a system of differential equations of the form:

где j=А, В, С - фаза шунтового трансформатора;where j = A, B, C is the phase of the shunt transformer;

k=1, 2, 3, 4, 5 - номер обмотки шунтового трансформатора;k = 1, 2, 3, 4, 5 - number of the shunt transformer winding;

N=1, 2, 3, 4 - число гальванически развязанных секций шунтового трансформатора;N = 1, 2, 3, 4 - the number of galvanically isolated sections of the shunt transformer;

U_ШTjk - напряжение j-й фазы k-й обмотки шунтового трансформатора, которое формируется в блоке формирования напряжений шунтового трансформатора 23 (БФНШТ) в виде линейных или фазных напряжений в зависимости от схемы соединения обмотки;U _ШTjk - voltage of the j-th phase of the k-th winding of the shunt transformer, which is formed in the voltage generating unit of the shunt transformer 23 (BFNST) in the form of linear or phase voltages depending on the connection scheme of the winding;

i_ШTjk - ток j-й фазы k-й обмотки шунтового трансформатора;i _ШTjk - current of the j-th phase of the k-th winding of the shunt transformer;

W_ШTjk - число витков j-й фазы k-й обмотки шунтового трансформатора;W _ShTjk - the number of turns j-th k-th phase shunt winding of the transformer;

Ф_ШТj - значение основного магнитного потока j-й фазы шунтового трансформатора;Ф _ШТj - the value of the main magnetic flux of the j-th phase of the shunt transformer;

L_ШTjk - индуктивность рассеивания j-й фазы k-й обмотки шунтового трансформатора;L _ШTjk is the dissipation inductance of the jth phase of the kth winding of the shunt transformer;

R_ШTjk - активное сопротивление j-й фазы k-й обмотки шунтового трансформатора;R _ШTjk - active resistance of the j-th phase of the k-th winding of the shunt transformer;

F_ШTjμ - намагничивающая сила j-й фазы шунтового трансформатора электромагнитной системы шунтового трансформатора, определяемая уравнением баланса намагничивающих сил;F _ШTjμ - magnetizing force of the j-th phase of the shunt transformer of the electromagnetic system of the shunt transformer, defined by the equation of balance of the magnetizing forces;

i_ШTjμ - ток намагничивания j-й фазы шунтового трансформатора.i _ShTjμ - magnetizing current j-th phase shunt transformer.

В блоках моделирования фаз А, В и С реактора 33 (БМфАР), 34 (БМфВР), 35 (БМфСР) осуществляют решение следующего дифференциального уравнения:In the phase modeling blocks A, B and C of the reactor 33 (BMfAR), 34 (BMfVR), 35 (BMfSR), the following differential equation is solved:

U_Rj1 и U_Rj2 - напряжения на входе и выходе j-й фазы реактора;U _Rj1 and U _Rj2 are the voltages at the input and output of the jth phase of the reactor;

i_Rj - ток j-й фазы реактора;i _Rj is the current of the jth phase of the reactor;

L_Rj - индуктивность рассеивания обмотки j-й фазы реактора;L _Rj is the dissipation inductance of the winding of the jth phase of the reactor;

R_Rj - активное сопротивление обмотки j-й фазы реактора.R _Rj is the active resistance of the winding of the jth phase of the reactor.

В блоках моделирования фаз А, В и С сериесного трансформатора 53 (БМфАСТ), 54 (БМфВСТ), 55 (БМфССТ) реализуют модели этих фаз, определяемые системой дифференциальных уравнений вида:In the phase modeling blocks A, B and C of the series transformer 53 (BMfAST), 54 (BMfVST), 55 (BMfSST), they realize models of these phases determined by a system of differential equations of the form:

где j=A, B, C, m=А, В, С, n=А, В, С - фазы сериесного трансформатора, при этом в уравнениях (3) j≠m≠n;where j = A, B, C, m = A, B, C, n = A, B, C are the phases of the series transformer, while in equations (3) j ≠ m ≠ n;

k=1, 2 - номер обмотки сериесного трансформатора;k = 1, 2 - number of the winding of the serial transformer;

U_CTmnk - напряжение между фазами m и n k-й обмотки сериесного трансформатора, которое формируется в блоке формирования напряжений сериесного трансформатора 56 (БФНСТ) в виде линейных или фазных напряжений в зависимости от схемы соединения обмотки;U _CTmnk is the voltage between the phases m and n of the kth winding of the series transformer, which is formed in the voltage generation unit of series transformer 56 (BFNST) in the form of linear or phase voltages depending on the connection scheme of the winding;

U_CTjkH, U_CTjkK - напряжения в начале и в конце j-й фазы k-й обмотки сериесного трансформатора, формирующиеся в блоке формирования напряжений сериесного трансформатора 56 (БФНСТ);U _CTjkH , U _CTjkK - voltage at the beginning and at the end of the j-th phase of the k-th winding of the serial transformer, formed in the voltage generation block of the serial transformer 56 (BFNST);

i_CTmnk - ток между фазами m и n k-й обмотки сериесного трансформатора;i _CTmnk - current between phases m and n of the kth winding of a series transformer;

i_CTjk - ток j-й фазы k-й обмотки сериесного трансформатора;i _CTjk is the current of the jth phase of the kth winding of a series transformer;

W_CTmnk - число витков между фазами m и n k-ой обмотки сериесного трансформатора;W _CTmnk is the number of turns between phases m and n of the kth winding of a series transformer;

W_CTjk - число витков j-й фазы k-й обмотки сериесного трансформатора;W _CTjk is the number of turns of the jth phase of the kth winding of a series transformer;

Ф_СТmn - значение основного магнитного потока между фазами m и n сериесного трансформатора; _STmn F - value of the main magnetic flux between the phases m and n seriesnogo transformer;

L_CTmnk, L_CTjk - индуктивности рассеивания между фазами m и n и j-й фазы k-й обмотки сериесного трансформатора;L _CTmnk , L _CTjk - dissipation inductance between phases m and n and j-th phase of the k-th winding of a serial transformer;

R_CTmnk, R_CTjk - активные сопротивления между фазами m и n и j-й фазы k-й обмотки сериесного трансформатора;R _CTmnk , R _CTjk - active resistances between phases m and n and the jth phase of the kth winding of a series transformer;

F_CTmnμ - намагничивающая сила между фазами m и n сериесного трансформатора электромагнитной системы сериесного трансформатора, определяемая уравнением баланса намагничивающих сил;F _CTmnμ is the magnetizing force between the phases m and n of the series transformer of the electromagnetic system of the series transformer, determined by the equation of balance of the magnetizing forces;

i_CTmnμ - ток намагничивания между фазами m и n сериесного трансформатора.i _CTmnμ is the magnetization current between phases m and n of a series transformer.

На выходе блоков моделирования фаз А, В и С шунтового трансформатора 20 (БМфАШТ), 21 (БМфВШТ), 22 (БМфСШТ), блоков моделирования фаз А, В и С реактора 33 (БМфАР), 34 (БМфВР), 35 (БМфСР) и блоков моделирования фаз А, В и С сериесного трансформатора 53 (БМфАСТ), 54 (БМфВСТ), 55 (БМфССТ) в результате решения систем дифференциальных уравнений формируют математические переменные фазных токов: i_ШТА, i_ШТВ, i_ШТС, i_ШТАN, i_ШТBN, i_ШТCN, i_R1A1, i_R1B1, i_R1C1, i_R2A1, i_R2B1, i_R2C1, i_CTA, i_CTB, i_CTC, i_CTA2, i_CTB2, i_CTC2 - которые представлены непрерывными изменениями напряжений.At the output of phase modeling blocks A, B and C of the shunt transformer 20 (BMfASHT), 21 (BMfVShT), 22 (BMfSShT), phase modeling blocks A, B and C of the reactor 33 (BMfAR), 34 (BMfVR), 35 (BMfSR) and phase modeling blocks A, B and C of the series transformer 53 (BMfAST), 54 (BMfVST), 55 (BMfSST) as a result of solving systems of differential equations, the mathematical variables of phase currents are formed: i _ШТА , i _ШТВ , i _ШТС , i _ШТАN , i _ШТBN , i _ШТCN , i _R1A1 , i _R1B1 , i _R1C1 , i _R2A1 , i _R2B1 , i _R2C1 , i _CTA , i _CTB , i _CTC , i _CTA2 , i _CTB2 , i _CTC2 - which are represented by continuous voltage changes.

С помощью преобразователей напряжение-ток 24 (ПНТ1), 25 (ПНТN1), 26 (ПНТN1), 27 (ПНТ2), 28 (ПНТN3), 29 (ПНТN4), 30 (ПНТ3), 31 (ПНТN5), 32 (ПНTN6), 36 (ПНТ4), 37 (ПНТ5), 38 (ПНТ6), 39 (ПНТ7), 40 (ПНТ8), 41 (ПНТ9), 57 (ПНТ10), 58 (ПНТ11), 59 (ПНТ12), 60 (ПНТ13), 61 (ПНТ14), 62 (ПНТ15), 63 (ПНТ16), 64 (ПНТ17), 65 (ПНТ18) эти математические переменные фазных токов преобразуют в соответствующие им модельные физические токи. На выходах всех указанных преобразователей напряжение-ток формируют, определяемые этими токами, соответствующие переменные в виде узловых напряжений: U_ШТА, U_ШТВ, U_ШТС, U_ШТАN.1, U_ШTAN.2, U_ШТВN.1, U_ШТВN.2, U_ШТСN.1, U_ШТCN.2, U_R1A1, U_R1A2, U_R1B1, U_R1B2, U_R1C1, U_R1C2, U_R2A1, U_R2A2, U_R2B1, U_R2B2, U_R2C1, U_R2C2, U_CTA, U_CTB, U_CTC, U_CTA2.1, U_CTA2.2, U_CTB2.1, U_CTB2.2, U_CTC2.1, U_CTC2.2, которые подают в соответствующие блоки:Using voltage-current converters 24 (PNT1), 25 (PNTN1), 26 (PNTN1), 27 (PNT2), 28 (PNTN3), 29 (PNTN4), 30 (PNT3), 31 (PNTN5), 32 (PNTN6) 36 (PNT4), 37 (PNT5), 38 (PNT6), 39 (PNT7), 40 (PNT8), 41 (PNT9), 57 (PNT10), 58 (PNT11), 59 (PNT12), 60 (PNT13) , 61 (PNT14), 62 (PNT15), 63 (PNT16), 64 (PNT17), 65 (PNT18) these mathematical variables of phase currents are converted into the corresponding physical model currents. At the outputs of all these voltage-current converters, the corresponding variables in the form of nodal voltages are formed, determined by these currents: U _ШТА , U _ШТВ , U _ШТС , U _ШТАN.1 , U _ШТAN.2 , U _ШТВN.1 , U _ШТВN.2 , U _SHTSN.1 , U _SHTNC.2 , U _R1A1 , U _R1A2 , U _R1B1 , U _R1B2 , U _R1C1 , U _R1C2 , U _R2A1 , U _R2A2 , U _R2B1 , U _R2B2 , U _R2C1 , U _R2C2 , U _CTA , U _CTB , U _CTC , U _CTA2.1 , U _CTA2.2 , U _CTB2.1 , U _CTB2.2 , U _CTC2.1 , U _CTC2.2 , which are served in the corresponding blocks:

от преобразователей напряжение-ток 24 (ПНТ1), 25 (ПНТN1), 26 (ПНТN2), 27 (ПНТ2), 28 (ПНТN3), 29 (ПНТN4), 30 (ПНТ3), 31 (ПНТN5), 32 (ПНТN6) к блоку формирования напряжений шунтового трансформатора 23 (БФНШТ) (фиг. 2);from voltage-current converters 24 (PNT1), 25 (PNTN1), 26 (PNTN2), 27 (PNT2), 28 (PNTN3), 29 (PNTN4), 30 (PNT3), 31 (PNTN5), 32 (PNTN6) to the voltage generating unit of the shunt transformer 23 (BFNST) (Fig. 2);

от преобразователей напряжение-ток 36 (ПНТ4), 37 (ПНТ5) к блоку моделирования фазы А реактора 33 (БМфАР) (фиг. 3);from voltage-current converters 36 (PNT4), 37 (PNT5) to the phase A simulation block of reactor 33 (BMfAR) (Fig. 3);

от преобразователей напряжение-ток 38 (ПНТ6), 39 (ПНТ7) к блоку моделирования фазы В реактора 34 (БМфВР) (фиг. 3);from voltage-current converters 38 (PNT6), 39 (PNT7) to the phase B simulation unit of reactor 34 (BMfVR) (Fig. 3);

от преобразователей напряжение-ток 40 (ПНТ8), 41 (ПНТ9) к блоку моделирования фазы С реактора 35 (БМфСР) (фиг. 3);from voltage-current converters 40 (PNT8), 41 (PNT9) to the phase C modeling unit of reactor 35 (BMfSR) (Fig. 3);

от преобразователей напряжение-ток 57 (ПНТ10), 58 (ПНТ11), 59 (ПНТ12), 60 (ПНТ13), 61 (ПНТ14), 62 (ПНТ15), 63 (ПНТ16), 64 (ПНТ17), 65 (ПНТ18) к блоку формирования напряжений сериесного трансформатора 56 (БФНСТ) (фиг. 5).from voltage-current converters 57 (PNT10), 58 (PNT11), 59 (PNT12), 60 (PNT13), 61 (PNT14), 62 (PNT15), 63 (PNT16), 64 (PNT17), 65 (PNT18) to the voltage generating unit of the serial transformer 56 (BFNST) (Fig. 5).

Сформированные на выходах преобразователей напряжение-ток 24 (ПНТ1), 27 (ПНТ2), 30 (ПНТ3) переменные U_ШТА, U_ШТВ, U_ШТС в виде узловых напряжений подают в первый 1 (БМППК1) блок моделирования продольно-поперечных коммутаций.Formed at the outputs of the voltage-current converters 24 (PNT1), 27 (PNT2), 30 (PNT3), the variables U _ШТА , U _ШТВ , U _ШТС in the form of nodal voltages are fed to the first 1 (BMPPK1) longitudinal-transverse switching simulation block.

Сформированные на выходах преобразователей напряжение-ток 25 (ПНТN1), 28 (ПНТN3), 31 (ПНТN5) переменные U_ШТАN.1, U_ШТВN.1, U_ШТСN.1 в виде узловых напряжений подают через третий 4 (БМППК3) блок моделирования продольно-поперечных коммутаций в первый 7 (БМР1) блок моделирования реактора или через четвертый 5 (БМППК4) блок моделирования продольно-поперечных коммутаций в блок моделирования тиристорного коммутатора 9 (БМТК).Formed at the outputs of the voltage-current converters 25 (PNTN1), 28 (PNTN3), 31 (PNTN5), the variables U _ШТАN.1 , U _ШТВN.1 , U _ШТСN.1 in the form of nodal voltages are fed longitudinally through the third 4 (BMPPK3) modeling block transverse switching in the first 7 (BMP1) reactor modeling block or through the fourth 5 (BMPK4) longitudinal transverse switching modeling block into the thyristor switch 9 modeling block (BMTC).

Сформированные на выходах преобразователей напряжение-ток 26 (ПНТN2), 29 (ПНТN4), 32 (ПНТN6) переменные U_ШTAN.2, U_ШТВN.2, U_ШТCN.2 в виде узловых напряжений подают через пятый 6 (БМППК5) блок моделирования продольно-поперечных коммутаций в блок моделирования тиристорного коммутатора 9 (БМТК).Formed at the outputs of the voltage-current converters 26 (PNTN2), 29 (PNTN4), 32 (PNTN6), the variables U _ШTAN.2 , U _ШТВN.2 , U _ШТСN.2 in the form of nodal voltages are fed longitudinally through the fifth 6 (BMPPK5) modeling block cross-connects to the thyristor switch 9 modeling unit (BMTK).

Сформированные на выходах преобразователей напряжение-ток 36 (ПНТ4), 38 (ПНТ6), 40 (ПНТ8) первого блока моделирования реактора 7 (БМР1) переменные U_R1A1, U_R1B1, U_R1C1 в виде узловых напряжений подают через третий 4 (БМППК3) блок моделирования продольно-поперечных коммутаций в блок моделирования шунтового трансформатора 3 (БМШТ).Formed at the outputs of the voltage-current converters 36 (PNT4), 38 (PNT6), 40 (PNT8) of the first reactor simulation block 7 (BMR1), the variables U _R1A1 , U _R1B1 , U _R1C1 in the form of nodal voltages are fed through the third 4 (BMPPK3) block simulation of longitudinal-transverse switching in the block simulation of a shunt transformer 3 (BMShT).

Сформированные на выходах преобразователей напряжение-ток 37 (ПНТ5), 39 (ПНТ7), 41 (ПНТ9) первого блока моделирования реактора 7 (БМР1) переменные U_R1A2, U_R1B2, U_R1C2 в виде узловых напряжений подают через шестой 8 (БМППК6) блок моделирования продольно-поперечных коммутаций в блок моделирования тиристорного коммутатора 9 (БМТК).Formed at the outputs of the voltage-current converters 37 (PNT5), 39 (PNT7), 41 (PNT9) of the first reactor modeling block 7 (BMR1), the variables U _R1A2 , U _R1B2 , U _{R1C2 are supplied} in the form of nodal voltages through the sixth 8 (BMPPK6) block simulation of longitudinal-transverse switching in the thyristor switch 9 modeling unit (BMTK).

Сформированные на выходах преобразователей напряжение-ток 36 (ПНТ4), 38 (ПНТ6), 40 (ПНТ8) второго блока моделирования реактора 12 (БМР2) переменные U_R2A1, U_R2B1, U_R2C1 в виде узловых напряжений подают через седьмой 10 (БМППК7) блок моделирования продольно-поперечных коммутаций в блок моделирования тиристорного коммутатора 9 (БМТК).Formed at the outputs of the voltage-current converters 36 (PNT4), 38 (PNT6), 40 (PNT8) of the second reactor modeling block 12 (BMR2), the variables U _R2A1 , U _R2B1 , U _R2C1 in the form of node voltages are fed through the seventh 10 (BMPK7) block simulation of longitudinal-transverse switching in the thyristor switch 9 modeling unit (BMTK).

Сформированные на выходах преобразователей напряжение-ток 37 (ПНТ5), 39 (ПНТ7), 41 (ПНТ9) второго блока моделирования реактора 12 (БМР2) переменные U_R2A2, U_R2B2, U_R2C2 в виде узловых напряжений подают через девятый блок моделирования продольно-поперечных коммутаций 13 (БМППК9) в блок моделирования сериесного трансформатора 14 (БМСТ).Formed at the outputs of the voltage-current converters 37 (PNT5), 39 (PNT7), 41 (PNT9) of the second reactor modeling block 12 (BMR2), the variables U _R2A2 , U _R2B2 , U _R2C2 in the form of nodal voltages are fed through the ninth longitudinal-transverse modeling block switching 13 (BMPPK9) in the modeling unit of the serial transformer 14 (BMST).

Сформированные на выходах преобразователей напряжение-ток 57 (ПНТ10), 60 (ПНТ13), 63 (ПНТ16) переменные U_CTA, U_CTB, U_CTC в виде узловых напряжений подают через девятый 13 (БМППК9) блок моделирования продольно-поперечных коммутаций во второй 12 (БМР2) блок моделирования реактора или через восьмой 11 (БМППК8) блок моделирования продольно-поперечных коммутаций в блок моделирования тиристорного коммутатора 9 (БМТК).Formed at the outputs of the voltage-current converters 57 (PNT10), 60 (PNT13), 63 (PNT16), the variables U _CTA , U _CTB , U _CTC in the form of nodal voltages are fed through the ninth 13 (BMPPK9) longitudinal-transverse switching modeling block in the second 12 (BMR2) reactor simulation block or through eighth 11 (BMPK8) longitudinal-transverse switching modeling block to thyristor switch 9 modeling block (BMTK).

Сформированные на выходах преобразователей напряжение-ток 58 (ПНТ11), 61 (ПНТ14), 64 (ПНТ17) переменные U_CTA2.1, U_CTB2.1, U_CTC2.1 в виде узловых напряжений подают во второй 2 (БМППК2) блок моделирования продольно-поперечных коммутаций.Formed at the outputs of the voltage-current converters 58 (PNT11), 61 (PNT14), 64 (PNT17), the variables U _CTA2.1 , U _CTB2.1 , U _CTC2.1 in the form of nodal voltages are fed longitudinally to the second 2 (BMPPK2) modeling block cross-connectings.

Сформированные на выходах преобразователей напряжение-ток 59 (ПНТ12), 62 (ПНТ15), 65 (ПНТ18) переменные U_CTA2.2, U_CTB2.2, U_CTC2.2 в виде узловых напряжений подают в десятый 15 (БМППК10) блок моделирования продольно-поперечных коммутаций.Formed at the outputs of the voltage-current converters 59 (PNT12), 62 (PNT15), 65 (PNT18), the variables U _CTA2.2 , U _CTB2.2 , U _CTC2.2 in the form of nodal voltages are fed to the tenth 15 (BMPPK10) longitudinal modeling block cross-connectings.

Кроме того, на выходе блоков моделирования фаз А, В и С шунтового трансформатора 20 (БМфАШТ), 21 (БМфВШТ), 22 (БМфСШТ) и блоков моделирования фаз А, В и С сериесного трансформатора 53 (БМфАСТ), 54 (БМфВСТ), 55 (БМфССТ) формируют переменные основного магнитного потока Ф_ШТА, Ф_ШТВ, Ф_ШТС, Ф_СТА, Ф_СТВ, Ф_СТС и ток намагничивания фаз трансформаторов i_ШТАμ, i_ШТВμ, i_ШТСμ, i_CTAμ, i_CTBμ, i_CTCμ; на выходе блоков моделирования фаз А, В и С реактора 33 (БМфАР), 34 (БМфВР), 35 (БМфСР) формируют переменные фазных напряжений U_RA1, U_RA2, U_RB1, U_RB2, U_RC1, U_RC2. Указанные переменные фазных токов и напряжений, основного магнитного потока и токов намагничивания фаз трансформаторов поступают в блок многоканального аналого-цифрового преобразования 19 (БМАЦП).In addition, at the output of phase modeling blocks A, B and C of the shunt transformer 20 (BMfASHT), 21 (BMfVShT), 22 (BMfSShT) and phase modeling blocks A, B and C of the serial transformer 53 (BMfAST), 54 (BMfVST), 55 (BMfSST) forming variables of the main magnetic flux F _shta, F _SHTV, _SHTS F, F _CTA F _PTS, F _STS and magnetizing current transformers phases _ShTAμ i, i _ShTVμ, _ShTSμ i, i _CTAμ, _CTBμ i, i _CTCμ; at the output of phase modeling blocks A, B, and C of the reactor 33 (BMfAR), 34 (BMfVR), 35 (BMfSR), the phase voltages U _RA1 , U _RA2 , U _RB1 , U _RB2 , U _RC1 , U _{RC2 are formed} . The specified variables of phase currents and voltages, the main magnetic flux and magnetization currents of the phases of the transformers are supplied to the multi-channel analog-to-digital conversion unit 19 (BMACP).

Блоки моделирования тиристорных мостов фаз А, В и С 42 (БМТМфА), 43 (БМТМфВ) и 44 (БМТМфС) определяют величину и знак вектора вольтодобавочного напряжения согласно алгоритму управления блоками цифроуправляемых аналоговых ключей 45 (БЦАК1), 46 (БЦАК2), 47 (БЦАК3), 48 (БЦАК4), 49 (БЦАКN1), 50 (БЦАКN2), 51 (БЦАКN3), 52 (БЦАКN4). Возможны три состояния блоков моделирования тиристорных мостов: блоки цифроуправляемых аналоговых ключей 45 (БЦАК1), 46 (БЦАК2) включены, а блоки цифроуправляемых аналоговых ключей 47 (БЦАК3), 48 (БЦАК4) отключены; блоки цифроуправляемых аналоговых ключей 45 (БЦАК1), 48 (БЦАК4) включены, а блоки цифроуправляемых аналоговых ключей 46 (БЦАК2), 47 (БЦАК3) отключены; блоки цифроуправляемых аналоговых ключей 46 (БЦАК2), 47 (БЦАК3) включены, а блоки цифроуправляемых аналоговых ключей отключены 45 (БЦАК1), 48 (БЦАК4). Аналогично для N-ой секции.The thyristor bridge simulation blocks for phases A, B and C 42 (BMTMFA), 43 (BMTMFV) and 44 (BMTMFs) determine the magnitude and sign of the voltage boost vector according to the algorithm for controlling digital-controlled analog switch blocks 45 (BTACAK1), 46 (BTACAK2), 47 ( BTsAK3), 48 (BTsAK4), 49 (BTsakN1), 50 (BTsakN2), 51 (BTsAKn3), 52 (BTsAKn4). Three states of thyristor bridge modeling blocks are possible: digital-controlled analog switch blocks 45 (BTACK1), 46 (BTACK2) are turned on, and digital-controlled analog switch blocks 47 (BTACK3), 48 (BTACK4) are disabled; blocks of digital-controlled analog keys 45 (BTsAK1), 48 (BTsAK4) are turned on, and blocks of digitally controlled analog keys 46 (BTsAK2), 47 (BTsAK3) are disabled; the blocks of digital-controlled analog keys 46 (BTsAK2), 47 (BTsAK3) are turned on, and the blocks of digitally-controlled analog keys are disabled 45 (BTsAK1), 48 (BTsAK4). Similarly for the Nth section.

Все полученные данные из блока многоканального аналого-цифрового преобразования 19 (БМАЦП) поступают в процессор коммутации 17 (ПК) и через центральный процессор 16 (ЦП) поступают в персональный компьютер/сервер.All received data from the multi-channel analog-to-digital conversion unit 19 (BMACP) is supplied to the switching processor 17 (PC) and through the central processor 16 (CPU) is sent to a personal computer / server.

Таким образом, предложенное устройство для моделирования фазоповоротного устройства в энергетических системах обеспечивает воспроизведение единого непрерывного спектра квазиустановившихся и переходных процессов в реальном времени и на неограниченном интервале времени в фазоповоротном устройстве и его конструктивных элементах при всевозможных нормальных, аварийных и послеаварийных режимах их работы, а также автоматизированное и автоматическое управление, в том числе функциональное, их параметрами.Thus, the proposed device for modeling a phase-shifting device in energy systems provides reproduction of a single continuous spectrum of quasi-steady-state and transient processes in real time and on an unlimited time interval in a phase-shifting device and its structural elements with all kinds of normal, emergency and post-emergency operation modes, as well as automated and automatic control, including functional, by their parameters.

Claims

A device for simulating a phase-shifting device in power systems, comprising a three-phase serial transformer modeling block (14), the primary windings of which are connected in a triangle pattern, a three-phase high-voltage switch modeling block (9), the low-voltage outputs of all phases of which are connected in a star pattern, and the input terminals of each phases are connected to the secondary winding of the corresponding phase of the three-phase shunt transformer simulation unit (3), the primary windings of which are low-voltage output they are star-connected and grounded, and the secondary winding of each phase is made in the form of four galvanically isolated sections, each section of the secondary winding of each phase of the shunt transformer modeling unit (3) is made with different transformation ratios and, accordingly, with a different number of turns, the sections of the secondary winding of the same name of each phase of the shunt transformer simulation block (3) are made with the same transformation ratio, characterized in that the device additionally contains ten blocks m simulation of longitudinal-transverse switching, which are connected to the digital outputs of the switching processor 17 (PC), two reactor simulation blocks, a central processor (16) that is connected to a computer / server, a switching processor (17) and an analog-to-digital conversion processor (18) which is connected to the multi-channel analog-to-digital conversion unit (19), the first input / output of the device being the input / output of the first longitudinal-transverse switching simulation unit (1), which is connected to the second model unit of longitudinal-transverse switching (2), the second input / output of the device is the input / output of the tenth longitudinal-transverse switching modeling block (15), the shunt transformer modeling block (3) contains phase A (20), phase B (21) modeling blocks and phases C (22) of the shunt transformer, the digital inputs of which are connected to the central processor (16), the voltage generating unit of the shunt transformer (23) connected to the digital input of the switching processor (17), while the analog outputs of the phase A simulation unit of the shunt t the desformer (20) are connected to the inputs of the first (24) voltage-current converter, the first (25) and second (26) voltage-current converters of the Nth galvanically isolated section of the shunt transformer, where N = 1, 2, 3, 4, and with the inputs of the multi-channel analog-to-digital conversion unit (19), the analog outputs of the phase B simulation unit of the shunt transformer (21) are connected to the inputs of the second (27) voltage-current converter, the third (28) and fourth (29) voltage-current N- section and with the inputs of the multi-channel analog-digital transformations (19), the analog outputs of the phase C simulation unit of the shunt transformer (22) are connected to the inputs of the third (30) voltage-current converter, the fifth (31) and sixth (32) voltage-current converters of the N-th section and to the inputs of the multi-channel block analog-to-digital conversion (19), the analog inputs of the phase modeling blocks A, B and C of the shunt transformer (20, 21, 22) are connected to the outputs of the voltage generating unit of the shunt transformer (23), the outputs of which are connected to the inputs of the multi-channel analog-to-digital conversion unit (19), while the outputs of the first (24), second (27) and third (30) voltage-current converters are connected to the first (1) block of longitudinal-transverse switching modeling and to the voltage generation block of the shunt transformer (23), and the outputs of the first (25), third (28) and fifth (31) voltage-current converters of the N-th section are connected to the third (4) and fourth (5) longitudinal-transverse switching modeling units and to the voltage generating unit of the shunt transformer (23) ; the outputs of the second (26), fourth (29) and sixth (32) voltage-current converters of the Nth section are connected to the fifth (6) longitudinal-transverse switching modeling unit and to the voltage generating unit of the shunt transformer (23); each reactor simulation block (7, 12) contains reactor phase A, B and C modeling blocks (33, 34, 35), the digital inputs of which are connected to the central processor (16), the analog outputs of the phase A modeling block of the reactor (33) are connected to the inputs of the fourth (36) and fifth (37) voltage-current converters and with the inputs of the multi-channel analog-to-digital conversion unit (19), the analog outputs of the phase B simulation block of the reactor (34) are connected to the inputs of the sixth (38) and seventh (39) converters voltage-current and with the inputs of the multichannel analog block go-to-digital conversion (19), the analog outputs of the phase C simulation block of the reactor (35) are connected to the inputs of the eighth (40) and ninth (41) voltage-current converters and to the inputs of the multi-channel analog-to-digital conversion (19), inputs of the simulation block phase A of the reactor (33) is connected to the outputs of the fourth (36) and fifth (37) voltage-current converters, the inputs of the simulation block of phase B of the reactor (34) are connected to the outputs of the sixth (38) and seventh (39) voltage-current converters, inputs the phase C simulation unit of the reactor (35) they are connected to the outputs of the eighth (40) and ninth (41) voltage-current converters, and in the first reactor modeling block (7) the output of the fourth (36) voltage-current converter is connected to phase A of the third (4) longitudinal-transverse switching modeling block, the output of the fifth (37) voltage-current converter is connected to phase A of the sixth (8) longitudinal-transverse switching simulation unit, the output of the sixth (38) voltage-current converter is connected to phase B of the third (4) longitudinal-transverse switching modeling unit, the seventh output (39) pre the voltage-current generator is connected to phase B of the sixth (8) longitudinal-transverse switching simulation unit, the output of the eighth (40) voltage-current converter is connected to phase C of the third (4) longitudinal-transverse switching modeling unit, the output of the ninth (41) voltage converter - the current is connected to the phase C of the sixth (8) longitudinal-transverse switching modeling unit; and in the second reactor simulation block (12), the output of the fourth (36) voltage-current converter is connected to phase A of the seventh (10) longitudinal-transverse switching simulation block, the output of the fifth (37) voltage-current converter is connected to phase A of the ninth (13) longitudinal-transverse switching simulation unit, the output of the sixth (38) voltage-current converter is connected to phase B of the seventh (10) longitudinal-transverse switching modeling unit, the output of the seventh (39) voltage-current converter is connected to phase B of the ninth (13) model block longitudinal transverse switching, the output of the eighth (40) voltage-current converter of the second reactor simulation block (12) is connected to phase C of the seventh (10) longitudinal-transverse switching simulation, the output of the ninth (41) voltage-current converter of the second reactor simulation block (12) connected to phase C of the ninth (13) longitudinal-transverse switching modeling unit; the thyristor switch simulation block (9) contains the thyristor bridge simulation blocks of phases A, B, C (42, 43, 44), performed identically; the phase A thyristor bridge simulation block (42) contains the first (45), second (46), third (47), fourth (48) digital-controlled analog key blocks and the first (49), second (50), third (51), fourth (52) blocks of digital-controlled analog keys of the N-th section, and the first (45) and second (46) blocks of digital-controlled analog keys are interconnected with phase A of the fourth (5) and sixth (8) blocks of longitudinal-transverse switching modeling, and the third (47) and fourth (48) blocks of digital-controlled analog keys are interconnected and with phase A of the fifth (6) block m delays of longitudinal-transverse switching, while the first (45) and third (47) blocks of digital-controlled analog keys are interconnected and with phase A of the seventh (10) and eighth (11) blocks of modeling longitudinal-transverse switching, the second (46) and fourth (48) blocks of digitally controlled analog keys are interconnected with the first (49) and third (51) blocks of digitally controlled analog keys of the Nth section, the first (49) and second (50) blocks of digitally controlled analog keys of the Nth section and with phase A of the fourth (5) and sixth (8) mod blocks of longitudinal-transverse switching, and the third (51) and fourth (52) blocks of digital-controlled analog keys of the Nth section are interconnected and with phase A of the fifth (6) longitudinal-transverse switching modeling unit, and in the phase B thyristor bridge modeling unit (43) the first (45) and second (46) blocks of digital-controlled analog keys are interconnected with phase B of the fourth (5) and sixth (8) blocks of longitudinal-transverse switching modeling, the third (47) and fourth (48) blocks of digital-controlled analog keys are interconnected and with phase B of the fifth (6) longitudinal-transverse switching simulation unit, the first (45) and third (47) digital-controlled analog switch blocks are interconnected and with phase B of the seventh (10) and eighth (11) longitudinal-transverse switching modeling units, the first (49) and second (50) blocks of digitally controlled analog keys of the N-th section are interconnected with phase B of the fourth (5) and sixth (8) blocks of longitudinal-transverse switching modeling, the third (51) and fourth (52) blocks digitally controlled analog keys of the N-th section are interconnected and with phase In the fifth (6) block of longitudinal-transverse switching modeling, and in the phase C (44) thyristor bridge simulation block, the first (45) and second (46) blocks of digital-controlled analog keys are interconnected with phase C of the fourth (5) and sixth ( 8) longitudinal-transverse switching simulation blocks, the third (47) and fourth (48) digital-controlled analog switch blocks are interconnected and with phase C of the fifth (6) longitudinal-transverse switching modeling block, the first (45) and third (47) blocks digitally-controlled analog keys are interconnected and with phase C of the seventh (10) and eighth (11) blocks of longitudinal-transverse switching modeling, the first (49) and second (50) blocks of digital-controlled analog keys of the Nth section are interconnected with phase C of the fourth (5) and sixth ( 8) longitudinal-transverse switching simulation blocks, the third (51) and fourth (52) digital-controlled analog key blocks of the Nth section are interconnected and with phase C of the fifth (6) longitudinal-transverse switching modeling block, the second (50) and fourth (52) blocks of digital-controlled analog keys of the N-th section are connected between by itself and with the second (50) and fourth (52) blocks of digitally controlled analog keys of the Nth section of the thyristor bridge modeling blocks of phases B (43) and C (44); moreover, the first (45), the second (46), the third (47), the fourth (48) blocks of digital-controlled analog keys and the first (49), the second (50), the third (51), and the fourth (52) are connected to the switching processor (17) ) blocks of digital-controlled analog keys of the N-th section of blocks for modeling thyristor bridges of phases A, B, C (42, 43, 44); the serial transformer simulation block (14) contains the phase transformer A, B and C modeling blocks (53, 54, 55), the digital inputs of which are connected to the central processor (16), the digital input of the serial transformer voltage generation block (56) is connected to the processor switching (17), the analog outputs of the phase A simulation block of the series transformer (53) are connected to the inputs of the tenth (57), eleventh (58), twelfth (59) voltage-current converters and to the inputs of the multi-channel analog-to-digital converter (19), the analog outputs of the phase B simulation block of a series transformer (54) are connected to the inputs of the thirteenth (60), fourteenth (61), fifteenth (62) voltage-current converters and to the inputs of the multi-channel analog-to-digital conversion (19), the analog outputs of the phase C simulation unit of the series transformer (55) are connected to the inputs of the sixteenth (63), seventeenth (64), eighteenth (65) voltage-current converters and to the inputs of the multi-channel analog-to-digital conversion unit (19), the analog inputs of the model blocks phase A, B and C of the serial transformer (53, 54, 55) are connected to the outputs of the voltage transformer of the serial transformer (56), the outputs of which are connected to the inputs of the multi-channel analog-to-digital conversion unit (19), the outputs of the tenth (57), thirteenth (60), sixteenth (63) voltage-current converters are connected to the eighth (11) and ninth (13) longitudinal-transverse switching modeling units and to the voltage generating unit of the serial transformer (56), the outputs of the eleventh (58), fourteenth (61) seventeenth (64) conversion The voltage-current generators are connected to the second (2) longitudinal-transverse switching simulation unit and to the series-voltage transformer voltage generating unit (56), the outputs of the twelfth (59), fifteenth (62), eighteenth (65) voltage-current converters are connected to the tenth ( 15) a longitudinal-transverse switching modeling unit and a series transformer voltage generating unit (56).