RU2652446C1 - Устройство коррекции ошибок в модулярном коде на основе расширения системы оснований - Google Patents

Устройство коррекции ошибок в модулярном коде на основе расширения системы оснований Download PDF

Info

Publication number
RU2652446C1
RU2652446C1 RU2017126518A RU2017126518A RU2652446C1 RU 2652446 C1 RU2652446 C1 RU 2652446C1 RU 2017126518 A RU2017126518 A RU 2017126518A RU 2017126518 A RU2017126518 A RU 2017126518A RU 2652446 C1 RU2652446 C1 RU 2652446C1
Authority
RU
Russia
Prior art keywords
modulo
block
output
input
multipliers
Prior art date
Application number
RU2017126518A
Other languages
English (en)
Inventor
Игорь Анатольевич Калмыков
Алена Васильевна Макарова
Андрей Валерьевич Дунин
Максим Игоревич Калмыков
Елена Павловна Степанова
Original Assignee
федеральное государственное автономное образовательное учреждение высшего образования "Северо-Кавказский федеральный университет"
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by федеральное государственное автономное образовательное учреждение высшего образования "Северо-Кавказский федеральный университет" filed Critical федеральное государственное автономное образовательное учреждение высшего образования "Северо-Кавказский федеральный университет"
Priority to RU2017126518A priority Critical patent/RU2652446C1/ru
Application granted granted Critical
Publication of RU2652446C1 publication Critical patent/RU2652446C1/ru

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/60—Methods or arrangements for performing computations using a digital non-denominational number representation, i.e. number representation without radix; Computing devices using combinations of denominational and non-denominational quantity representations, e.g. using difunction pulse trains, STEELE computers, phase computers
    • G06F7/72—Methods or arrangements for performing computations using a digital non-denominational number representation, i.e. number representation without radix; Computing devices using combinations of denominational and non-denominational quantity representations, e.g. using difunction pulse trains, STEELE computers, phase computers using residue arithmetic
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
    • G06F7/40—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using contact-making devices, e.g. electromagnetic relay
    • G06F7/44—Multiplying; Dividing
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
    • G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
    • G06F7/483—Computations with numbers represented by a non-linear combination of denominational numbers, e.g. rational numbers, logarithmic number system or floating-point numbers
    • G06F7/485—Adding; Subtracting

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Mathematical Optimization (AREA)
  • Computational Mathematics (AREA)
  • Mathematical Analysis (AREA)
  • Pure & Applied Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Computing Systems (AREA)
  • Quality & Reliability (AREA)
  • Nonlinear Science (AREA)
  • Electromagnetism (AREA)
  • Mathematical Physics (AREA)
  • Error Detection And Correction (AREA)

Abstract

Изобретение относится к вычислительной технике и, в частности к непозиционным компьютерам. Технический результат заключается в обеспечении коррекции ошибок в кодовой комбинации ПСКВ на основе выполнения операции расширения оснований. Технический результат достигается за счет введения блока регистров, состоящих из n+2 регистров, предназначенных для хранения остатков, где n - количество информационных оснований ПСКВ, n+1 и n+2 - контрольные основания ПСКВ, блока вычисления второго контрольного остатка, структура которого соответствует структуре прототипа, двух сумматоров вычисления синдрома ошибки, блока памяти, предназначенного для хранения вектора ошибки, n+2 корректирующих сумматоров, с помощью которых происходит исправление ошибки по модулю два. 1 ил.

Description

Заявленное изобретение относится к вычислительной технике и, в частности к непозиционным компьютерным устройствам, и предназначено для обеспечения требуемой точности при вычислении с использованием модулярного кода.
Известно устройство расширения оснований модулярного кода [1] (Патент РФ №2562366, Устройство расширения оснований модулярного кода), которое имеет вход устройства, первый блок умножителей, который содержит n умножителей по модулю pi(z), где i=1, 2,…, n, первый блок памяти для хранения ортогональных весов mi(z); второй блок умножителей, который содержит n умножителей по модулю pn+1(z), второй блок памяти для хранения
Figure 00000001
, сумматор по модулю два, выход устройства.
Недостатком устройства является невозможность выполнения процедуры исправления ошибок, возникающих в процессе работы вычислительного устройства, функционирующего в модулярных кодах.
Целью изобретения является расширение функциональных возможностей устройства, то есть проведения коррекции ошибок кодом полиномиальной системы классов вычетов (ПСКВ), на основе использования операций расширения оснований.
Техническим результатом, достигнутым при осуществлении заявленного изобретения, является расширение функциональных возможностей устройства, позволяющих исправлять ошибки в кодовой комбинации ПСКВ на основе выполнения операции расширения оснований.
Указанный технический результат достигается за счет введения блока регистров, состоящего из n+2 регистров, предназначенных для хранения остатков, где n - количество информационных оснований ПСКВ, n+1 и n+2 - контрольные основания ПСКВ, блока вычисления второго контрольного остатка, структура которого соответствует структуре прототипа [1], двух сумматоров вычисления синдрома ошибки, блока памяти, предназначенного для хранения вектора ошибки, n+2 корректирующих сумматоров, с помощью которых происходит исправление ошибки по модулю два.
Используя коды ПСКВ, можно операцию сложения, вычитания и умножения двух операндов, представленных в полиномиальной форме A(z) и B(z), свести к выполнению этих операций над соответствующими остатками αi(z) и βi(z). При этом в ПСКВ эти операции производятся независимо по каждому из модулей pi(z), что указывает на параллелизм данной алгебраической системы.
Кроме того, особенность ПСКВ состоит еще и в том, что независимость обработки информации по основаниям ПСКВ позволяет не только повысить скорость и точность обработки, но также и обеспечить обнаружение и коррекцию ошибок в процессе функционирования вычислительного устройства.
В ПСКВ в качестве оснований системы используются неприводимые полиномы pi(x), где i=1, 2, …, n, любой полином А(х), удовлетворяющий условию
Figure 00000002
где
Figure 00000003
- рабочий диапазон системы, degPраб(x) - степень полинома, можно однозначно представить в виде набора остатков
Figure 00000004
где αi(x)=А(x)modpi(x); i=1, 2, …, n.
Для обнаружения и исправления однократных ошибок в модулярном коде полинома А(x)=(α1(x),α2(x),…,αn(x)) вводят два контрольных основания pn+1(x) и pn+2(x), которые удовлетворяют условию
Figure 00000005
Наличие двух контрольных оснований позволяет определить местоположение ошибки и ее глубину в коде ПСКВ.
Возникновение ошибки в непозиционной кодовой конструкции A(z) переводит ее из подмножества разрешенных комбинаций в подмножество запрещенных. Согласно китайской теореме об остатках (КТО) значение ошибочного полинома A*(z) в этом случае определяется выражением
Figure 00000006
где
Figure 00000007
- полный диапазон кода ПСКВ; Δαj(z) - глубина ошибки по j-му основанию кода ПСКВ; Bj(z) - ортогональный базис j-го основания кода ПСКВ; j=1, 2, …, n+2.
Анализ выражения (4) показывает, что местоположение ошибочного полинома A*(z) относительно рабочего диапазона Pраб(z) определяется величиной второго слагаемого.
Рассмотрим алгоритм перевода из безызбыточного полиномиального модулярного кода в позиционный код согласно КТО имеем
Figure 00000008
где Вi(z)=mi(z)Pi(z) - ортогональный базис; mi(z) - вес ортогонального базиса;
Figure 00000009
- ранг кода ПСКВ.
Воспользуемся определением ортогональных базисов, тогда выражение (5) можно представить в виде
Figure 00000010
Умножение остатка αi(z) на вес ортогонального базиса mi(z) выполняется по модулю pi(z), что позволяют отказаться от вычисления ранга rA(z) при использовании китайской теоремы об остатках при переводе к позиционному коду.
Чтобы осуществить поиск и коррекцию ошибки в коде ПСКВ на основе расширения системы оснований, необходимо, используя остатки по рабочим основаниям (α1(z), …, αn(z)), вычислить остатки по контрольным основаниям pn+1(z) и pn+2(z).
Тогда для вычисления первого контрольного остатка
Figure 00000011
по основанию pn+1(z) используем следующее выражение
Figure 00000012
Вычисление второго контрольного остатка
Figure 00000013
по основанию pn+2(z) определяется выражением
Figure 00000014
После этого вычисленные остатки
Figure 00000015
и
Figure 00000016
складываются по модулю два с остатками αn+1(z) и αn+2(z), которые входят в состав комбинации кода ПСКВ A(z)=(α1(z), α2(z), …, αn+1(z), αn+2(z)). В результате получается синдром ошибки, который определит местоположение и глубину ошибки в коде
Figure 00000017
Если полученный синдром будет равен нулю, то это означает, что код ПСКВ не содержит ошибки. Если синдром будет отличен от нуля, то это будет означать, что код ПСКВ содержит ошибку.
Структура устройства коррекции ошибок в модулярном коде на основе расширения системы оснований представлена на фиг. 1.
Устройство содержит блок регистров, состоящий из n+2 регистров 1.1, …, 1.n+2, который подключен к входу устройства, на который подается код ПСКВ. Регистры предназначены для хранения остатков кода ПСКВ. Для вычисления остатков по контрольным основаниям используется блок 2.1 вычисления первого контрольного остатка и блок 2.2 вычисления второго контрольного остатка. Структура этих блоков одинаковая. Каждый из блоков содержит первый 3.m блок умножителей, где m=1, 2, в состав которого входят n умножителей по модулю pi(z) 3.m.i, где i=1, 2, …, n, первый блок 4.m памяти для хранения ортогональных весов mi(z); второй блок умножителей 5.m, который содержит n умножителей по модулю pn+m(z), второй блок памяти 6.m для хранения
Figure 00000018
, сумматор 7.m по модулю два. Устройство содержит также два сумматора вычисления синдрома ошибки 8.1 и 8.2, блок памяти 9, предназначенный для хранения вектора ошибки, n+2 корректирующих сумматора 10.1, …, 10.n+2, выходы которых являются выходом устройства.
Причем вход устройства подключен к входам регистров 1.1, …, 1.n+2. Выход i-го регистра 1.i, где i=1, 2, …, n, предназначенного для хранения информационного остатка αi(z), подключен к первому входу соответствующего умножителя по модулю pi(z) 3.1.i блока 2.1 вычисления первого контрольного основания и 3.2.i блока 2.2 вычисления второго контрольного основания. Ко второму входу этих умножителей по модулю pi(z) 3.1.i и 3.2.i соответственно подключены выходы первых блоков памяти 4.1 и 4.2. Выходы умножителей по модулю pi(z) 3.1.i и 3.2.i подключены соответственно к первым входам умножителей 5.1.i по модулю pn+1(z) и 5.2.i по модулю pn+2(z), входящих в состав второго блока умножителей 5.1 и 5.2 соответственно. Вторые входы умножителей 5.1.i по модулю pn+1(z) и 5.2.i по модулю pn+2(z) соединены с выходами второго блока памяти 6.1 и 6.2, а выходы подключены к входам сумматора по модулю два 7.1 и 7.2 блока 2.1 вычисления первого контрольного основания и блока 2.2 вычисления второго контрольного основания. Выходы сумматоров по модулю два 7.1 и 7.2 соответственно подключены к первым входам сумматоров вычисления синдрома ошибки 8.1 и 8.2, вторые входы которых соединены с выходами регистров 1.n+1 и 1.n+2. Выходы сумматоров вычисления синдрома ошибки 8.1 и 8.2 подключены соответственно к входам блока памяти 9, выходы которого подключены соответственно ко вторым входам корректирующих сумматоров 10.1, …, 10.n+2. Первые входы корректирующих сумматоров 10.1 …, 10.n+2 подключены к соответствующим выходам регистров 1.1-1.n+2. Выход корректирующих сумматоров 10.1, …, 10.n+2 являются выходом устройства.
Устройство работает следующим образом. На вход устройства поступает модулярный код α1(z), α2(z), …, αn(z), αn+1(z), αn+2(z). Данные остатки записываются в регистры 1.1-1.n+2. Информационный остаток αi(z), где i=1, 2, …, n с выхода регистра 1.i подается на первый вход умножителя 3.1.i, первого блока 3.1 умножителей блока 2.1 вычисления первого контрольного остатка и на первый вход умножителя 3.2.i, первого блока 3.2 умножителей блока 2.2 вычисления второго контрольного остатка. На второй вход умножителя по модулю pi(z) 3.1.i и 3.2.i подается с выходов первых блоков памяти 4.1 и 4.2 значения базиса mi(z). С выхода умножителя по модулю pi(z) 3.1.i и 3.2.i соответственно первого блока умножителей 3.1 и 3.2 снимаются значения αi(z)mi(z)modpi(z), которые затем подаются на первый вход умножителя по модулю pn+1(z) 5.1.i второго блока умножителей 5.1 и вход умножителя по модулю pn+2(z) 5.2.i второго блока умножителей 5.2. На вторые входы этих умножителей, выполняющих умножение по модулю pn+1(z) и pn+2(z) соответственно, поступают значения
Figure 00000019
, и
Figure 00000020
, которые хранились в втором блоке памяти 6.1 и 6.2. С выхода умножителя по модулю pn+1(z) 5.1.i, второго блока умножителей 5.1 блока 2.1 вычисления первого контрольного остатка снимается значение
Figure 00000021
С выхода умножителя по модулю pn+2(z) 5.2.i, второго блока умножителей 5.2 блока 2.2 вычисления второго контрольного остатка снимается значение
Figure 00000022
Вычисленные значения произведения соответственно подаются на входы сумматора 7.1 и 7.2 по модулю 2. На выходе сумматора 7.1 по модулю два блока 2.1 вычисления первого контрольного остатка появляется значение остатка
Figure 00000023
в расширенной системе оснований. На выходе сумматора 7.2 по модулю два блока 2.2 вычисления второго контрольного остатка появляется значение остатка
Figure 00000024
в расширенной системе оснований.
Вычисленное значение остатка
Figure 00000025
поступает на первый вход сумматора 8.1 вычисления синдрома ошибки. На второй вход сумматора 8.1 вычисления синдрома с выхода регистра 1.n+1 подается значение контрольного основания
Figure 00000026
, комбинации поступившей на вход устройства.
Вычисленное значение остатка
Figure 00000027
поступает на первый вход сумматора 8.2 вычисления синдрома ошибки. На второй вход сумматора 8.1 вычисления синдрома с выхода регистра 1.n+2 подается значение контрольного основания αn+2(z), комбинации, поступившей на вход устройства.
С выхода сумматора 8.1 вычисления синдрома ошибки значение синдром ошибки S1 поступает на первый вход блока памяти 9. С выхода сумматора 8.2 вычисления синдрома ошибки значение синдром ошибки S2 поступает на второй вход блока памяти 9. С выхода блока памяти 9 снимается значение, которое предназначено для исправления ошибки в коде ПСКВ. Данное значение поступает на вторые входы корректирующих сумматоров по модулю два 10.1, …, 10.n+2. На первые входы этих сумматоров по модулю два 10.1, …, 10.n+2 подаются значения остатков кода ПСКВ α1(z), α2(z), …, αn(z), αn+1(z), αn+2(z) с выходов регистров 1.1, …, 1.n+2 соответственно. С выходов сумматоров по модулю два 10.1, …, 10.n+2 откорректированный код ПСКВ подается на выход устройства.
Рассмотрим пример. Пусть задано расширенное поле Галуа GF(24), в котором определены информационные основания pi(z)=z+1, p2(z)=z2+z+1, p3(z)=z4+z3+z2+z+1, расширяем систему оснований за счет введения двух контрольных оснований p4(z)=z4+z3+1 и р5(z)=z4+z+1. В этом случае
Figure 00000028
.
При этом полный диапазон составляет:
Рполн(z)=z15+1.
Рконт45(z)=z8+z7+z5+z4+z3+z+1.
Определим значения рабочих оснований Pi(z) и mi(z):
P1(z)=p2(z)⋅p3(z)=z6+z4+z3+z2+1
P2(z)=p1(z)⋅p3(z)=z5+1
P3(z)=p1(z)⋅p2(z)=z3+1,
m1(z)=1; m2(z)=z+1; m3(z)=z2+z+1.
Следовательно, ортогональные базисы Вi(z) соответственно равны
B1(z)=m1(z)⋅P1(z)=z6+z4+z3+z2+1;
B2(z)=m2(z)⋅P2(z)=z6+z5+z+1;
B3(z)=m3(z)⋅P3(z)=z5+z4+z3+z2+z+1.
Воспользуемся полином A(z)=z6. В модулярном коде полином представляет A(z)=(1, 1, z).
Расширяем систему оснований за счет введения двух контрольных оснований p4(z)=z4+z3+1 и p5(z)=z4+z+1.
Первое основание расширения системы pn+1(z)=р4(z)=z4+z3+1
Вычислим значения Pi(z)modp4(z). Тогда имеем
Figure 00000029
Figure 00000030
Figure 00000031
Определим произведение
Figure 00000032
они соответственно равны
Figure 00000033
Figure 00000034
Figure 00000035
Подставляем полученные значения в выражение (7)
Figure 00000036
Результат расширения по основанию pn+1(z)=p4(z)=z4+z3+1 получили остаток α4(z)=z3+z2+z+1. Проведем проверку и определим остаток исходного полинома
Figure 00000037
Второе основание расширения pn+2(z)=p5(z)=z4+z+1.
Вычислим значения Pi(z)modp5(z). Тогда имеем
Figure 00000038
Figure 00000039
Figure 00000040
Определим произведение
Figure 00000041
Они соответственно равны
Figure 00000042
Figure 00000043
Figure 00000044
Подставляем полученные значения в выражение (8)
Figure 00000045
Результат расширения по основанию pn+2(z)=p5(z)=z4+z+1 - остаток α5(z)=z3+z2. Проведем проверку и определим остаток исходного полинома
Figure 00000046
Таким образом, расширенная комбинация избыточного кода ПСКВ будет иметь вид
A(z)=(1, 1, z, z3+z2, z3+z2+z+1).
Если на вход устройства и обнаружения ошибки, использующего разработанный алгоритм расширения системы оснований, поступит A(z)=(1, 1, z, z3+z2, z3+z2+z+1), то синдром ошибки будет равен
Figure 00000047
Так как синдром ошибки равен нулю, следовательно, проверяемая комбинация кода ПСКВ не содержит ошибки.
Рассмотрим ситуацию, когда проверяемая комбинация ПСКВ содержит ошибку по первому основанию и ее глубина равна Δα(z)=1. Тогда значение первого остатка равно
Figure 00000048
Ошибочная комбинация модулярного кода ПСКВ имеет вид
A*(z)=(0, 1, z, z3+z2,z3+z2+z+1).
Определим произведение
Figure 00000049
для данной ошибочной комбинации кода ПСКВ
Figure 00000050
Figure 00000051
Figure 00000052
Вычислим первый контрольный остаток, подставив значения в выражение (7)
Figure 00000053
Результатом расширения по основанию pn+1(z)=p4(z)=z4+z3+1 является остаток
Figure 00000054
.
Вычислим второй контрольный остаток, подставив значения в выражение (8)
Figure 00000055
Результатом расширения по основанию pn+2(z)=p5(z)=z4+z+1 является остаток
Figure 00000056
Выполним проверку комбинации путем вычисления синдрома ошибки, имеем
Figure 00000057
Проверяемая комбинация содержит ошибки, так как синдром ошибки отличен от нуля. В таблице 1 приведены значения глубины и местоположения ошибки в коде ПСКВ по рабочим основаниям и соответствующего им синдрома ошибки S1(z) и S2(z). Данные в таблице приведены в шестнадцетеричной системе счисления. По значению синдрома ошибки определяем, что ошибка произошла по первому основанию p1(z)=z+1, а ее глубина равна Δαi(z)=1. Значит, вектор ошибки будет равен e(z)=(1, 0, 0, 0, 0).
Для коррекции ошибки необходимо данный вектор ошибки сложить с ошибочной комбинацией кода ПСКВ. Имеем
Figure 00000058
Figure 00000059
Если ошибка произойдет по первому контрольному основанию p4(z)=z4+z3+1, то значение первой составной синдрома S1(z) будет показывать глубину ошибки, а значение S2(z) будет равняться нулю.
Если ошибка произойдет по второму контрольному основанию p5(z)=z4+z+1, то значение второй составной синдрома S2(z) будет показывать глубину ошибки, а значение первой составляющей синдрома S1(z) будет равняться нулю.

Claims (1)

  1. Устройство коррекции ошибок в модулярном коде на основе расширения системы оснований содержит первый блок умножителей, который содержит n умножителей по модулю pi(z), где i=1, 2, …, n, первый блок памяти, для хранения ортогональных весов mi(z), второй блок умножителей, который содержит n умножителей по модулю pn+1(z), второй блок памяти для хранения
    Figure 00000060
    , сумматор по модулю два, которые входят в состав блока вычисления первого контрольного остатка, при этом на первый вход i-го умножителя по модулю pi(z) первого блока умножителей подается остаток αi(z) кода полиномиальной системы классов вычетов ПСКВ, второй вход i-го умножителя по модулю pi(z) соединен с выходом первого блока памяти, а выход i-го умножителя по модулю pi(z) подключен к первому входу i-го умножителя по модулю pn+1(z) второго блока умножителей, при этом второй вход умножителя по модулю pn+1(z) подключен к выходу второго блока памяти, выходы умножителей второго блока умножителей подсоединены к входам сумматора по модулю два, отличающееся тем, что в устройство введены блок вычисления второго контрольного остатка, структура которого аналогична блоку вычисления первого контрольного остатка, n+2 регистра, предназначенных для хранения остатков (α1(z), α2(z), …, αn(z), αn+1(z), αn+2(z)) кода ПСКВ, два сумматора вычисления синдрома ошибки, блок памяти, предназначенный для хранения вектора ошибки, n+2 корректирующих сумматора, выходы которых являются выходом устройства, входы регистров подключены к входу устройства, на который поступает код ПСКВ, выход i-го регистра подключен к первому входу i-го умножителя по модулю pi(z) блока вычисления первого контрольного остатка и блока вычисления второго контрольного остатка, а выходы сумматоров по модулю два блока вычисления первого контрольного остатка и блока вычисления второго контрольного остатка подключены соответственно к первым входам первого и второго сумматоров вычисления синдрома ошибки, второй вход первого сумматора вычисления синдрома ошибки подключен к выходу (n+1)-го регистра, второй вход второго сумматора вычисления синдрома ошибки подключен к выходу (n+2)-го регистра, выходы сумматоров вычисления синдрома ошибки подключены к входам блока памяти, выходы которого подключены соответственно ко вторым входам n+2 корректирующих сумматоров, первые входы j-го корректирующего сумматора, где j=1, …, n+2, подключены к выходу j-го регистра, выход корректирующих сумматоров являются выходом устройства.
RU2017126518A 2017-07-24 2017-07-24 Устройство коррекции ошибок в модулярном коде на основе расширения системы оснований RU2652446C1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
RU2017126518A RU2652446C1 (ru) 2017-07-24 2017-07-24 Устройство коррекции ошибок в модулярном коде на основе расширения системы оснований

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
RU2017126518A RU2652446C1 (ru) 2017-07-24 2017-07-24 Устройство коррекции ошибок в модулярном коде на основе расширения системы оснований

Publications (1)

Publication Number Publication Date
RU2652446C1 true RU2652446C1 (ru) 2018-04-26

Family

ID=62045599

Family Applications (1)

Application Number Title Priority Date Filing Date
RU2017126518A RU2652446C1 (ru) 2017-07-24 2017-07-24 Устройство коррекции ошибок в модулярном коде на основе расширения системы оснований

Country Status (1)

Country Link
RU (1) RU2652446C1 (ru)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040243657A1 (en) * 2001-09-03 2004-12-02 Avner Goren Vector-matrix multiplication
RU2270475C2 (ru) * 2004-01-22 2006-02-20 Северо-Кавказский государственный технический университет Устройство для вычисления сумм парных произведений в полиномиальной системе классов вычетов
UA27610U (en) * 2007-06-12 2007-11-12 Univ Nat Aviation Device for calculating sums of pair products
US20090037670A1 (en) * 2007-07-30 2009-02-05 Broadcom Corporation Disk controller with millimeter wave host interface and method for use therewith
RU2562366C1 (ru) * 2014-03-12 2015-09-10 Федеральное государственное автономное образовательное учреждение высшего профессионального образования "Северо-Кавказский федеральный университет" Устройство расширения оснований модулярного кода

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040243657A1 (en) * 2001-09-03 2004-12-02 Avner Goren Vector-matrix multiplication
RU2270475C2 (ru) * 2004-01-22 2006-02-20 Северо-Кавказский государственный технический университет Устройство для вычисления сумм парных произведений в полиномиальной системе классов вычетов
UA27610U (en) * 2007-06-12 2007-11-12 Univ Nat Aviation Device for calculating sums of pair products
US20090037670A1 (en) * 2007-07-30 2009-02-05 Broadcom Corporation Disk controller with millimeter wave host interface and method for use therewith
RU2562366C1 (ru) * 2014-03-12 2015-09-10 Федеральное государственное автономное образовательное учреждение высшего профессионального образования "Северо-Кавказский федеральный университет" Устройство расширения оснований модулярного кода

Similar Documents

Publication Publication Date Title
KR101522509B1 (ko) 갈루아 필드 산술을 사용하는 효율적이고 스케일링가능한 순환 중복 검사 회로
US8903882B2 (en) Method and data processing unit for calculating at least one multiply-sum of two carry-less multiplications of two input operands, data processing program and computer program product
JP7144423B2 (ja) 計算における誤り訂正
KR102064508B1 (ko) 오류 검출 정정 회로 및 이를 포함하는 메모리 장치
Ahmed et al. VLSI architectures for soft-decision decoding of Reed-Solomon codes
US20240061742A1 (en) Error Checking For Systolic Array Computation
RU2652446C1 (ru) Устройство коррекции ошибок в модулярном коде на основе расширения системы оснований
RU2622881C1 (ru) Устройство для вычисления сумм парных произведений в полиномиальной системе классов вычетов
RU2294529C2 (ru) Устройство для коррекции ошибок в полиномиальной системе классов вычетов с использованием псевдоортогональных полиномов
Mohan et al. Error Detection, Correction and Fault Tolerance in RNS-Based Designs
EP3140742B1 (en) Method for performing failsafe calculations
Su et al. Computer algebraic approach to verification and debugging of Galois field multipliers
RU2653257C1 (ru) Устройство обнаружения и коррекции ошибки модулярного кода
Hariri et al. Fault detection structures for the Montgomery multiplication over binary extension fields
RU2562366C1 (ru) Устройство расширения оснований модулярного кода
US8327243B1 (en) System and method for generating locator polynomials
Chelton et al. Concurrent error detection in GF (2m) multiplication and its application in elliptic curve cryptography
RU2453902C2 (ru) Устройство для коррекции ошибок в полиномиальной системе классов вычетов
Brekhov et al. Pipelined error-detecting codes in FPGA testing
US20150155885A1 (en) Error correcting apparatus, error correcting method, and program
TWI392238B (zh) Root search circuit
Kalmykov et al. Application of correcting polynomial modular codes in infotelecommunication systems
Sullivan Reduced precision redundancy applied to arithmetic operations in field programmable gate arrays for satellite control and sensor systems
Srikanth et al. A brief survey of non-residue based computational error correction
Goel et al. Functional testing of computer hardware and data-transmission channels based on minimising the magnitude of undetected errors